JPH02248188A - 周波数制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ〉産業上の利用分野 本発明は、ＶＣＯ（電圧制御型発振器）の発振周波数が
所定範囲内となるように制限する周波数制御回路に関す
るもので、特にＶＴＲ（ビデオテープレコーダ）の色信
号処理回路に内蔵されるＶＣＯに用いて最適な周波数制
御回路に関する。

（口〉従来の技術 家庭用ＶＴＲの色信号処理回路では、再生時テープに低
域変換されて記録された色信号を元の帯域に逆変換する
為のＶＣＯを備えている。再生時、前記ｖＣＯは、固定
発振器の発振出力信号と逆変換された色信号に含まれる
バースト信号との位相差に応じて、その発振が制御され
る。前記バースト信号は、連続せずＩＨ毎（Ｈは一水平
同期信号の周期）に到来するので、前記位相差は連続し
て発生せず、間欠的な制御になる。その為、２前記ｖＣ
Ｏの発振が安定せず、前記ｖＣＯの発振を安定させる為
に更なる制御が行なわれている。

即ち、前記■ＣＯの発振出力信号を、水平同期信号に基
づき周波数制御回路で計数し、その計数値が所定範囲外
までずれると、前記ｖＣＯの発振が乱れていることを示
す判別出力が発生する。例えば、所定範囲より低い周波
数の場合にはｒＨ」レベルの制御信号が、又前記所定範
囲より高い周波数の場合にはｒ　Ｌ　、レベルの制御信
号が発生ずる。そして、前記「Ｈ」レベル又は「ＬＪレ
ベルの制御信号に応じて前記ｖＣＯの発振を制御する。

そうすることによって、前記■ＣＯは、二重のループで
発振が制御されることになり、前記■ＣＯの発振出力信
号に応じて色信号を適切に周波数変換することが出来る
。

そのような制御ループを備えたＶＣＯは、例えば特公昭
６０−４３７２０号公報に記載されている。

（ハ）発明が解決しようとする課題 ところで、あるＶＴＲで記録したビデオテープを別のＶ
ＴＲで再生する場合がある。その場合、記録に使用した
ＶＴＲと再生に使用したＶＴＲとではテープテンション
が異なる場合があり、再生された水平周期信号の位相が
ヘッド切換タイミングで変動することがある。前記水平
同期信号の位相変動は、１フイールド毎に生じる。その
為、前述の如き状態で周波数制御回路を動作させると、
周期が変動した時の計数値が本来の値から大きくずれて
しまいＶＣＯの発振が正しいにも拘わらず乱れている、
と誤判別されてしまう。すると、前記■ＣＯに対して異
常な制御が行なわれ、周波数変換後の色信号の色相が乱
れるという問題があつた。

（ニ）課題を解決するための手段 本発明は、上述の点に鑑み成されたもので、電圧制御型
発振器の発振周波数を所定期間、カウンタで計数し、そ
の計数出力に応じて前記電圧制御型発振器の発振周波数
を制御する周波数制御回路において、ＲＦスイッチパル
スのエツジを検出し、その検出出力を発生するエツジ検
出回路を設け、該エツジ検出回路から得られるエツジパ
ルスに応じて前記カウンタをリセットすることを特徴と
する。

（ホ）作用 本発明に依れば、ＶＴＲの回転ヘッドから得られるＲＦ
スイッチパルスのエツジを水平同期信号に同期させて検
出し、その検出出力を用いてｖＣＯの発振出力信号を計
数するカウンタをリセットさせている。その為、ヘッド
切換時（ＲＦスイッチパルス発生タイミング）における
前記カウンタの出力信号がｖＣＯに加わることは無い。

（へ）実施例 第１図は、本発明の一実施例を示す回路図で、（１）は
３２０　ｆ’、（ｆ、は水平同期信号周波数）で発振す
るＶＣＯ，（２）は前記ｖＣＯ（１）から得られる３　
２０　ｆ、の発振出力をカウントするカウンタ、（３〉
は、前記Ｖ　ＣＯ（１）の出力端と前記カウンタ（２）
の入力端との間に挿入されたスイッチ、（４）は前記カ
ウンタ（２）の計数値が所定範囲外であるか否か検出す
るウィンドー声ンパレータ、（５）は前記ウィンドーコ
ンパレータ（４）から得られる「Ｈ」又はｒＬ、の制御
信号に応じて、内蔵する定電流掃出回路及び定電流吸込
回路が駆動される出力回路、（６）は前記出力回路（５
）の出力電流を平滑し、その平滑出力に応じて前記ｖ　
ｃ　ｏ　（ｉ）の発振を制御する平滑回路、（７）は端
子（８）から印加される水平同期信号に応じて、前記ス
イッチ（３）を４Ｈ期間閉じさせる第１制御信号Ｓ、と
、前記ウィンドーコンパレータ（４）をＩＨ期間動作さ
せる第２制御信号Ｓ、と、前記カウンタ（２）をＩＨ期
間リセットさせる第３制御信号Ｓ、とを発生する制御回
路、及び（９）は端子（８〉に印加される水平同期信号
及び端子（１０）に印加されるＶＴＲの回転ヘッド（図
示せず）からのＲＦスイッチパルスに応じて前記ＲＦス
イッチパルスのエツジを検出し、その検出出力を前記制
御回路り７〉に印加するエツジ検出回路、（１００）は
色搬送波周波数で発振する固定発振器、（１０１）は逆
変換されたクロマ信号中のバースト信号が印加される端
子、（１０２）は前記固定発振器（１００）の発振出力
信号と前記端子（１０１）からのバースト信号との位相
比較を行ない、その誤差出力を前記Ｖ　ＣＯ（１）に印
加する位相比較器である。

次に動作を説明する。端子（８）からの水平同期信号が
制御回路（７）に加わると、第１制御信号Ｓ。

が「Ｈ」レベルとなりスイッチ（３）が閉じる。すると
、Ｖ　ＣＯ（１）から得られる３２０ｆｕの信号力釈カ
ウンタ（２）に印加されその計数が行なわれる。尚、こ
の時、第２及び第３制御信号Ｓ、及びＳ、は「Ｌ」レベ
ルでウィンドーコンパレータ（４）は不動作状態、カウ
ンタ（２〉は計数可能状態である。

前記制御回路（７〉は、到来する水平同期信号を４個計
数すると、第１制御信号Ｓ１をｒ　Ｌ　、レベルに反転
させ、スイッチ（３）を開く。この時、カウンタ（２）
は４Ｈ期間におけるＶ　ＣＯ（１）の発振出力信号を計
数した状態で止まっている。

そして、前述の４Ｈ期間終了後の水平同期信号の到来に
応じて第２制御信号Ｓ２のみをＩＨ期間ｒ　Ｈ、レベル
に反転する。すると、ウィンドーコンパレータ（４）は
、前記カウンタ（２）の計数値が所定範囲内であるか否
かを示す検出出力を前述のＩＨ期間発生する。前記検出
出力としては、カウンタ（２）の計数値が少ない時ｒＨ
，又、カウンタ（２）の計数値が多い時「Ｌ」の制御信
号が発生し、「Ｌ」レベルの制御信号に応じて出力回路
（５）内の定電流吸込み回路が動作し平滑回路（６）の
出力直流電圧を低下させる。又、前記ｒＨ」レベルの制
御信号に応じて前記出力回路（５）内の定電流掃出回路
が動作し前記平滑回路（６）の出力直流電圧を増加させ
る。そうすることによって、■Ｃ０（１）の発振周波数
が所定範囲外にずれても、所定範囲内に収束させる制御
が加わり、前記■ｃＯ（１）の発振動作が安定化される
。その後、制御回路（７）から第３制御信号Ｓ、がＩＨ
期間発生し、カウンタ（２）をリセットさせ、初期状態
にする。

この様に第１図の回路においては、カウンタ（２）が４
Ｈ期間動作した後ＩＨ刑期間みウィンドーコンパレータ
（４）がＩＨ期間動作し、更にＩＨ期間休みその後、前
記カウンタ（２）がＩＨ期間リセットされて初期状態に
戻され、その後４Ｈ期間の計数を開始し、前述した動作
を繰り返し行なう。

この状態において、端子（１０）からＲＦスイッチパル
スがエツジ検出回路（９）に印加されたとする。すると
、端子（８）からの水平同期信号に応じてＲＦスイッチ
パルスのエツジが検出され、制御回路（７）に加わる。

エツジ検出出力が前記制御回路（７）に印加されると、
前記制御回路（７）は、その状態に拘わらずリセットさ
れる。すると、制御回路（７）は、第３制御信号Ｓ、を
発生ずる。その後、制御回路（７）は、前記エツジ検出
出力期間が終了すると、それに応じて第３制御信号Ｓ、
の発生を停止する。制御回路（７）はリセットされた後
、通常の動作の時と同様に４Ｈ期間計数動作を行なう。

従って、ＲＦスイッチパルスの状態変化に起因して水平
同期信号の周期がＩＨ分変動しても変動期間におけるカ
ウンタ（２〉の計数は行なわれず、その後の正しい周期
の水平同期信号に基づいてカウンタ（２）の計数が行な
われる。

第２図は、第１図の制御回路（７）の具体回路例を示す
もので、第３図はその動作説明に供する為の波形図を示
している。端子（１１）から第１Ｄ−ＦＦ（Ｄ型フリッ
プフロップ回路）　（１２）のクロック端子（ＣＬ）に
第３図（イ）の水平同期信号が印加されると、該信号は
第１乃至第３Ｄ−ＦＦ（１２）乃至（１４）で順次に分
周きれ、第１Ｄ−ＦＦ（１２）のＱ、出力は第３図（ロ
）の如く、第２Ｄ−ＦＦ（１３）のＱ、出力は第３図（
ハ）の如く、及び第３Ｄ−ＦＦ（１４＞のＱ、出力は第
３図（ニ）の如くなる。そこで、第１アンドゲート（１
５〉でＱ、出力、Ｑ２出力及びＱ３出力のアンドを取れ
ば、その出力端子（１６）に第３図１〇− （ホ）のパルスを得ることが出来る。又、第２アントゲ
−１−（１７）でＱ１出力、Ｑ、出力及びＱ３出力のア
ンドを取れば、その出力端子（１８）に第３図くへ）の
パルスを得ることが出来る。その為、第３図（ニ）のパ
ルスを第１制御信号として、第３図（ホ）のパルスを第
２制御信号として、第３図（へ）のパルスを第３制御信
号として用いることが出来る。そうすれば、８Ｈを−ザ
イクルとしてリセット（ＩＨ）、カウント（４Ｈ）、休
み（ＩＨ〉、出力（ＩＨ）、休み（ＩＨ）、リセット（
ＩＨ）を繰り返し行なうことが出来る。

第４図は、第１図のエツジ検出回路（９）の具体回路例
を示すもので、第５図は、その動作説明に供する為の波
形図を示している。端子＜１９）から第５図（ロ）の３
０ＨｚのＲＦスイッチパルスが第１Ｄ−ＦＦ（２０）に
印加されると、該第１Ｄ−ＦＦ（２０〉は端子（２１）
から印加される第５図（イ）の水平同期信号を計数する
為、そのＱ、出力には第５図（ハ）のパルスが発生する
。又、第５図（ハ〉のパルスが第２Ｄ−ＦＦ（２２）に
印加されると同様にそのＱ。

出力及びＱ２出力として第５図、（ニ）及び（ホ）のパ
ルスが発生する。そこで、第１アンドゲート（２３）で
ＲＦスイッチパルスとＱ、出力とのアンドを取れば、そ
の出力端に第５図（へ）の信号が得られる。

又、第２アンドゲート（２４）で前記ＲＦスイッチパル
スの逆相の信号とＱ２出力とのアンドを取れその為、オ
アゲート（２５）で第１及び第２アンドゲート（２３）
及び（２４）の出力信号のオアを取れば、出力端子（２
６）に第５図（チ）のパルスが得られる。

第５図（ロ）及び（チ）の関係から明らかな様に、ＲＦ
スイッチパルスの状態変化が生じる毎にＲＦスイッチパ
ルスのエツジ検出出力を得ることが出来る。

ところで、第４図の実施例においては水平同期信号を計
数することによって、第５図（チ）のエツジパルスのパ
ルス幅を定めたが、このパルス幅は所定期間以上設定出
来ればどのようなものでも良い。例えば、単安定マルチ
バイブレークを用いて設定しても良い。しかしながら、
素子数の増加などを考慮すると、上述の如き構成が簡単
で精度良く設定が可能となる。

第５図（チ）のエツジパルスが第１図の制御回路（７）
に加わった場合の動作について、第３図を用いて説明す
る。今、第３図（ト）のタイミングでＲＦスイッチパル
スの状態が切換わったとすると、第３図（チ）の如きエ
ツジパルスが発生ずる。すると、前記エツジパルスは第
２図の端子（２７）に印加されるので、第１乃至第３Ｄ
−ＦＦ（１２）乃至（１４）はリセットされそのＱ、乃
至Ｑ、比出力第３図（口〉乃至（ニ）の如く全てｒ　Ｌ
　、レベルとなる。すると、第１アンドゲート（１５）
の出力は「Ｌ、レベルを継続するが、第２アントゲ−１
−（１７）の出力は第３図（へ）の点線の如く「Ｈ」レ
ベルに反転する。

そして、第３図（チ）のエツジパルスが立ち下がり、リ
セットが解除になると次の水平同期信号の立ち上がりに
応じて第１乃至第３Ｄ−ＦＦ（１２）乃至（１４〉のＱ
、乃至Ｑ、比出力「Ｈ」レベルとなる。

すると、第２アンドゲート（１７）の出力信号が第３図
（へ）の如く立ち下がる。従って、第３図く二）の点線
で示す信号の立ち上がりから再び正常な４Ｈ期間の計数
動作が可能となる。

（ト）発明の効果 以上述べた如く、本発明に依れば、ｖＣＯの発信周波数
をカウンタで計数し、その計数値に応じて前記ＶＣＯの
発信周波数を制限する回路において、ＲＦスイッチパル
スのエツジを検出し、その検出出力に応じて前記カウン
タをリセットさせているので、回転ヘッドの切換りタイ
ミング（ＲＦスイッチパルスの状態変化時）に起因する
水平同期信号の位相部れの影響を全く受けずに前記■Ｃ
Ｏの周波数制御を安定・に行なうことが出来る。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路図、第２図は、
第１図の制御回路（７）の具体回路例を示す回路図、第
３図（イ）乃至（チ）は第２図の説明に供する為の波形
図、第４図は第１図のエツジ検出回路（９）の具体回路
例を示す回路図、及び第５図（イ）乃至（チ）は第４図
の説明に供する為の波形図である。 （１）・・・Ｖ　ＣＯ、（２）・・・カウンタ、　（３
）・・・スイッチ、（４）・・・ウィンドーコンパレー
タ、（７）・・・制御回路、　（９）・・・エツジ検出
回路。

Claims (3)

【特許請求の範囲】
1. （１）電圧制御型発振器の発振周波数を所定期間、カウ
   ンタで計数し、その計数出力に応じて前記電圧制御型発
   振器の発振周波数を制御する周波数制御回路において、 ＲＦスイッチパルスのエッジを検出し、その検出出力を
   発生するエッジ検出回路 を設け、該エッジ検出回路から得られるエッジパルスに
   応じて前記カウンタをリセットすることを特徴とする周
   波数制御回路。
2. （２）前記周波数制御回路は、 前記電圧制御型発振器と前記カウンタとの間に挿入され
   たスイッチと、 前記カウンタの計数値が所定値以上の場合、「Ｈ」又は
   「Ｌ」の出力信号を、所定値以下の場合、「Ｌ」又は「
   Ｈ」の出力信号を発生するウィンドーコンパレータと 水平同期信号を計数し、その計数値に応じて前記スイッ
   チの開閉、前記ウィンドーコンパレータの動作、及び前
   記カウンタのリセットを制御する制御回路と を備えることを特徴とする請求項第１項記載の周波数制
   御回路。
3. （３）前記制御回路は、前記エッジ検出回路から得られ
   るエッジパルスに応じて、強制的に前記カウンタのリセ
   ット信号を発生する状態になることを特徴とする請求項
   第２項記載の周波数制御回路。