JPH02248141A - 通信回線試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、通信回線の試験装置に関し、特に任意に変化
させた送受信エレメントのタイミングに同期してデータ
送信することにより、被試験端末の送受信限界能力等を
試験することが可能な通信回線試験装置に関するもので
ある。

〔従来の技術〕

従来の通信回線試験装置としては、例えば、特開昭６２
−４３９３８号公報に記載された装置のように、送受信
データの同期検定回路とフレームデータの処理回路と送
受信データの送信回路とを備えて、プロトコル上の異常
状態や異常シーケンスを簡単に発生できるようにしてい
る。

〔発明が解決しようとする課題〕

従・来の試験装置では、前述のようにデータの削除、挿
入、変更等を行うことにより、プロトコル上の異常状態
や異常シーケンスを発生させている。

しかしながら、入力送受信エレメントタイミングと出力
送受信エレメントタイミングとは同しものであるため、
送受信ニレメン１へタイミングを任意に制御することは
できず、例えばデータの任意の位置から任意の送受信エ
レメントタイミングに可変することができないという問
題があった。

本発明の目的は、このような従来の課題を解決し、送受
信エレメントタイミングを任意に可変することができ、
それにより送受信限界能力やアンダーラン、オーバーラ
ン、および異常電文受信のテストを行うことができる通
信回線試験装置を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するため、本発明の通信回線試験装置は
、送受信エレメントタイミングに同期してデータ伝送を
行う通信装置の試験装置において、受信した電文から試
験項目および試験パラメータを識別するデータ識別手段
と、該電文のデータを蓄積するメモリと、上記試験パラ
メータにより任意の周波数のクロックを発生する可変ク
ロック発生手段とを有し、受信した電文から上記データ
識別手段が試験項目を識別すると、上記パラメータによ
り指定されたデータ中の任意の位置から上記可変クロッ
ク発生手段で発生したクロックに切替えて、該クロック
に同期して上記メモリからデータを読み出し、該データ
と該クロックを送受信エレメントタイミングとして被試
験端末に送信することにより、該被試験端末の送信時の
アンダーラン、受信時のオーバーラン、および異常電文
受信の各性能を試験することに特徴がある。

〔作　　用〕

本発明の試験装置では、データ識別回路を設けて、これ
によりデータの開始および終了、試験項目およびパラメ
ータデータを識別する。また、このデータ識別回路によ
り、試験項目やパラメータで指定するデータの任意の位
置から任意のクロックに切替える。また、データを蓄積
するメモリおよびこのメモリの書き込みと読み出しを制
御するメモリ制御回路を設ける。すなわち、データ識別
回路は、データの開始と終了を検出して、その間のデー
タのビット数をカウントする。また、このデータ識別回
路は、通信回線上に送られてきた電文中における試験項
目、パラメータの有無を識別して、試験項目、パラメー
タが有る場合には、データの中から試験項目・パラメー
タを検出しこれを記憶する。入力された電文中のデータ
も、メモリに蓄積する。データ識別回路がデータの終了
を識別すると、メモリに蓄積されたデータが順次読み出
される。パラメータで指定されたデータの任意の位置か
ら、入力された送受信エレメントタイミングを可変クロ
ックに切替えることにより、任意の送受信エレメントタ
イミングに同期してデータを送信するので、送信データ
切れ等の誤動作が防止される。これにより、被試験端末
に対する送信時のアンダーランテスト、受信時のオーバ
ーランテスト、および送受信限界テスト等を実施するこ
とができる。

次に、異常電文受信テストの場合には、メモリに予め試
験項目で指定した任意の異常な送信データを書いておく
。入力されるデータは受信してもそのまま捨ててしまい
、このデータ識別回路が電文の入力を識別すると、パラ
メータで指定された任意の送受信エレメントタイミング
に同期してデータを送信する。このメモリに異常電文等
のデータを書くことにより、異常電文の送信を行うこと
ができる。被試験端末でこの異常電文を受信することに
より、完全に受信できたか否かを調べる。

また、送受信限界能力を試験する場合等で、簡単に高速
の送受信エレメントタイミングに同期してデータを送信
するためには、入力されたデータを最初の期間では入力
された送受信エレメントタイミングに同期して出力する
が、パラメータで指定されたデータの任意の位置から入
力された送受信エレメントタイミングを高速クロックに
切替える。この時点から出力するデータは、′０′また
は１１′の固定とする。これによって、任意の送受信エ
レメントタイミングに同期してデータを送信することが
可能となる。

〔実施例〕

以下、本発明の実施例を、図面により詳細に説明する。

第２図は、本発明の通信回線試験装置を含むネットワー
クの系統図である。

第２図において、１は通信制御装置（ＣＣＵ）または端
末装置、２は本発明による通信回線試験装置、３は端末
装置または通信制御装置、４は回線インタフェースであ
る。ここで、回線インタフェース４としては、周知のＨ
Ｄ　Ｌ　Ｃ伝送手順またはＳＹＮ同期伝送手順をサポー
１−するｖ、２４インタフエース、Ｘ、２１インタフエ
ース、あるいは高速ディジタル回線インタフェース等が
ある。

通信制御装置１から送られた電文は、送受信エレメント
タイミングに同期して出力された後、回線インタフェー
ス４を経由して通信回線試験装置２に到達する。通信回
線試験装置２では、その電文の回線速度、データを変化
させ、回線インタフェース４を介して被試験端末装置３
に送出する。

端末装置３から通信制御装置１に向って送られる電文も
、全く同じように通信回線試験装置２を経由して転送さ
れる。この場合には、通信制御装置１が被試験装置とな
る。

第１図は、本発明の一実施例を示す通信回線試験装置の
ブロック図である。

回線インタフェース４を介して送られてくる電文は、デ
ータと送受信エレメントタイミングの２種類である。５
，６はそれぞれ入力データと送受信エレメントタイミン
グを受信するレシーバ、７は入力データの試験項目やデ
ータの開始終了等を識別するデータ識別回路、８はメモ
リへの書き込み、読み出しを制御するメモリ制御回路、
９はクロックのセレクタ、１０は可変クロック発生回路
、１１はメモリ書き込みレジスタ、１２は入力データを
蓄積するメモリ、１３はメモリ読み出しレジスタ、１４
．１５はそれぞれデータと送受信エレメントタイミング
を出力するトランスミッタである。

通信回線試験装置内では、入力データは、レシーバ５、
メモリ書き込みレジスタ１１、メモリ１２、メモリ読み
出しレジスタ１３、トランスミッタ１４の順序で転送さ
れる。また、送受信エレメントターフ− イミノジは、レシーバ６、セレクタ９．１ヘランスミツ
タ１５の順序で転送される。

データ識別回路７は、試験項目およびパラメタを記憶す
るレジスタを備えており、これらのレジスタへの書き込
み方法は２つあって、１つは、通信回線試験装置２にお
いて書き込む方法であり、他の１つは、回線インタフェ
ース４から送られてくるデータの中から試験項目および
パラメータを識別して自動的に書き込む方法である。回
線インタフェース４から送られてくる電文は、ＨＤ　Ｌ
　Ｃに従って、フラグ（Ｆ）、送受信アドレス（Ａ）、
コントロール（Ｃ）、データ、チエツク（Ｆｅ２）およ
びフラグ（Ｆ）の順序で受信される。コントロール（Ｃ
）の中のコマンドのフィールドに試験項目が、またそれ
に続いているパラメータのフィールドに実行回数、時間
、切替えるクロック周波数等が書き込まれている。

このデータ識別回路７が自動的に試験項目とパラメータ
をレジスタに書き込むことにより、通信制御装置１から
データを送出するだけで自動的に通信回線試験装置２を
動作させることが可能である。また、このデータ識別回
路７は、データの開始と終了を識別する機能と、データ
のビット数をカラン１〜する機能を備え、かつセレクタ
９の制御も行う。データのビット数をカウントすること
により、受信フレーム中のＦ、Ａ、Ｃ，Ｆｅ２等のフィ
ールドを識別する。

メモリ制御回路８は、メモリ１２への書き込みと読み出
しのタイミングの制御と、アドレスの制御を行う。

以下、通信制御装置および端末装置等の送受信限界能力
、アンダーラン、オーバーラン、ｉｔ電文受信テストお
よび送受信エレメントタイミング断テストを、回線イン
タフェース４から送られてくるデータの中からコマンド
、パラメータを識別して、自動的に行う場合を説明する
。なお、アンダーランテストは、被試験端末が送られて
くる送信エレメントタイミングに同期してデータを送信
する際に、エレメントタイミングが早過ぎることにより
、送信器にデータをセットアツプする動作が追従できな
る限界を試験するものである。また、オーバーランテス
トは、上記とは逆に送られてくる受信エレメントタイミ
ングに同期してデータを受信する際に、エレメントタイ
ミングが早過ぎることにより、受信器に受信データをセ
ットする動作が追従できなくなる限界を試験するもので
ある。

また、送受信限界能力テストは、上記アンダーラン、オ
ーバーランの各テス１〜と殆んど同じである。

先ず、通信制御装置１から、データの中に試験項目とパ
ラメータを含むことを意味する暗号、試験項目、および
パラメータが書き込まれた電文を送出する。試験項目は
受信能力限界、異常電文受信、オーバーラン、アンダー
ラン、送受信エレメントタイミング断、等を指定して、
パラメータにより実行回数、時間、切替えるクロックの
周波数、クロックを切替えるデータの位置等を指定する
。

通信回線試験装置２のデータ識別回路７は、この電文が
試験項目とパラメータを含むデータであることを識別す
ると、これらの試験項目、パラメータを試験項目・パラ
メータ記憶用のレジスタに書き込む。通信回線試験装置
２は、この試験項目とパラメータを含む電文には試験等
の特別な作用は行わず、次に送られてくる電文から指定
された試験を行う。

（イ）先ず、試験項目が送受信限界能力テストの場合に
は、回線インタフェース４から入力されたデータは、レ
シーバ５、書き込みレジスタ１１を通過してメモリ１２
に蓄積される。そして、データ識別回路７がデータの終
了を識別すると、メモリ１２に蓄積されたデータが順次
読み出される。

そして、パラメータで指定されたデータの任意の位置か
ら、入力された送受信エレメントタイミングを可変クロ
ック発生回路１０のタイミングに切替えることにより、
任意の送受信エレメントタイミングに同期されたデータ
がメモリ読み出しレジスタ１３、トランスミッタ１４を
通過して、回線インタフェース４に出力される。

第３図および第４図は、第１図における入力電文と出力
電文のタイムチャートである。

第３図では、１，０，１．Ｏ，・・・・のデりが３ビツ
ト目から４倍の送受信エレメントタイミングに同期して
出力される場合が示されている。

（ロ）試験項目が異常電文受信テストの場合には、予め
ロングフレーム、ショー１〜フレーム、端数ビット、ゴ
ミ付電文等の異常な電文（正常な電文でもよい）をメモ
リ１２に書き込んでおく。ＨＤ　ＬＣのフレームは、Ａ
フィールドからＦＣＳフィールドまで通常４バイトであ
るため、これ以上の長さを持つフレームをロングフレー
ム、これ以下のフレームをショートフレームと呼ぶ。ま
た、通常８ビツトごとのデータで送受信されるので、８
ビツトに満たないビットを端数ピッ１−と呼ぶ。また、
回線や空中にフレームを送信すると、雑音等を付加して
受信されることがあり、これをゴミ付電文と呼ぶ。

回線インタフェース４から入力されたデータはメモリ書
き込みレジスタ１１で捨てられ、同時にデータ識別回路
７がデータの入力を識別すると、メモリ１２に書き込ま
れている異常な電文が順次読み出されて、メモリ読み出
しレジスタ１３．１へランスミッタ１４を通って回線イ
ンタフェース４に出力される。この異常電文は、被試験
端末装置３において受信される。なお、異常電文を出力
する送受信エレメントタイミングは、パラメータで任意
に指定することができる。

（ハ）指定項目が、アンダーラン、オーバーランの場合
には、送受信限界テストで説明した方法により、切替え
るクロックの周波数を上げることにより可能となる。す
なわち、回線インタフェース４から入力されたデータを
、レシーバ５、書き込みレジスタ１１を通過してメモリ
１２に蓄積する。

データ識別回路７がデータの終了を識別すると、メモリ
１２に蓄積されているデータを順次読み出す。その時、
パラメータで指定されたデータの任意の位置から、入力
された送受信ニレメンＩ・タイミングを可変クロック発
生回路１０の発生クロックに切替えることにより、メモ
リ１２から読み出したデータをそのクロックに同期して
読み出しレジスタ１３、トランスミッタ１４を通過して
回線インタフェース４に出力する。クロック周波数を上
昇していくと、データが正常に送受信できなくなるため
、第４図に示すように、送受信エレメントタイミングを
途中から高速度に切替えると同期に、送信データをハイ
レベルか、またはローレベルの固定して送信する。

（ニ）試験項目が、送受信エレメントタイミング断の場
合には、パラメータで指定したデータの位置から、指定
時間クロックを止めることによりテストが可能となる。

なお、簡単に高速の送受信エレメントタイミングに同期
してデータを送信するためには、前述のように、指定し
たデータの任意の位置から入力された送受信エレメント
タイミングを可変クロック発生回路１０で発生したクロ
ックに切替えると同時に、データのレベルを固定させる
。

第４図では、’１，０，１．Ｏ，・・・・′と入力され
たデータを、３ビツト目から出力データを′０′に固定
して、入力の４倍の送受信エレメントタイミングで出力
した場合を示している。

第５図は、本発明の試験動作のフローチャートである。

試験が開始されると、先ず通信制御装置（または端末装
置）から試験項目および試験パラメータを含む電文を通
信回線試験装置に送信する（ステップ１０１）。試験装
置のレシーバが送られた電文を受信するとデータ識別回
路でこの電文に含まれる試験項目およびパラメータを識
別しくステップ１０２）、異常電文テストでなければ、
データ識別回路に付属するレジスタに、パラメータであ
る試験実行回数、時間、クロック周波数、クロック変更
データ位置、および試験項目を書き込む（ステップ１０
３）。そして、次に送られる電文を待つ（ステップ１０
４）。次の電文を受信すると、電文のデータをメモリに
格納する（ステップ１０５）。ここで、パラメータの指
定した周波数に可変クロック発生回路の周波数を変更す
る（ステップ１０８）。もし、異常電文テストであれば
（ステップ１０２）、予め書き込んでおいたメモリの異
常データを読み出す（ステップ１０６，１０７゜１０９
）。それ以外のテストのときには、メモリに格納された
受信データを読み出しくステップ１０９）、クロック変
更位置になった時点で、変更されたクロックタイミング
に同期してデータとエレメントタイミング信号を送信す
る（ステップ１１０．１１２）。被試験端末では、この
データを、送られてきたエレメントタイミングで受信し
てオーバーランテストを行う。もし、受信できないとき
には、オーバーランが発生したことを示すアボートが返
送されるので、試験装置ではこれを受信したか否かを判
断する（ステップ１１３）。受信したならば、クロック
を前に戻して遅いエレメントタイミングを送信する（ス
テップ１１４）。一方、被試験端末から送信する場合に
は、試験装置から送られたエレメントタイミングに同期
してデータを送信するので、そのデータを試験装置で受
信する（ステップ１１３）。そして、アンダーランが発
生したときには、アボートが送信されるので、試験装置
においてこれを受信する（ステップ１１３）。

これにより、クロックを前の低周波に戻す（ステップ１
１４）。

１に のようにして、被試験装置である通信制御装置や端末装
置が受信動作に入ってから、急速に高負荷をかけること
ができ、高速な装置についても、オーバーラン、アンダ
ーランをテストすることが可能である。

〔発明の効果〕

以上説明したように、本発明によれば、試験装置内で送
受信エレメントタイミングを任意に可変にして、そのタ
イミングに同期してデータを送信することにより、被試
験装置や端末装置の送受信に関する限界能力をテストす
ることができる。さらに、試験装置内のメモリに任意に
書き込んだデータを送出して、受信側の装置でこれを受
信させることにより、異常電文の受信テス１〜も可能で
あるため、製品の品質検査を工場内で行うことが可能と
なる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す通信回線試験装置のブ
ロック図、第２図は本発明を適用するための通信ネット
ワークの構成図、第３図および第４図は第１図における
入力電文と出力電文のタイムチャート、第５図は本発明
の試験動作のフロチャートである。 １：通信制御装置（または端末装置）、２：通信回線試
験装置、３：端末装置（または通信制御装置）、５，６
：レシーバ、７：データ識別回路、８：メモリ制御回路
、９：セレクタ、ｌＯ：可変クロック発生回路、１１：
メモリ書き込みレジスタ、１２：メモリ、１３：メモリ
７売み出しレジスタ、１４，１５ニドランスミツタ。

Claims (1)

【特許請求の範囲】
1. １、送受信エレメントタイミングに同期してデータ伝送
   を行う通信装置の試験装置において、受信した電文から
   試験項目および試験パラメータを識別するデータ識別手
   段と、該電文のデータを蓄積するメモリと、上記試験パ
   ラメータにより任意の周波数のクロックを発生する可変
   クロック発生手段とを有し、受信した電文から上記デー
   タ識別手段が試験項目を識別すると、上記パラメータに
   より指定されたデータ中の任意の位置から上記可変クロ
   ック発生手段で発生したクロックに切替えて、該クロッ
   クに同期して上記メモリからデータを読み出し、該デー
   タと該クロックを送受信エレメントタイミングとして被
   試験端末に送信することにより、該被試験端末の送信時
   のアンダーラン、受信時のオーバーラン、および異常電
   文受信の各性能を試験することを特徴とする通信回線試
   験装置。