JPH02241090A - 中空プリント基板 - Google Patents
中空プリント基板Info
- Publication number
- JPH02241090A JPH02241090A JP6478589A JP6478589A JPH02241090A JP H02241090 A JPH02241090 A JP H02241090A JP 6478589 A JP6478589 A JP 6478589A JP 6478589 A JP6478589 A JP 6478589A JP H02241090 A JPH02241090 A JP H02241090A
- Authority
- JP
- Japan
- Prior art keywords
- via holes
- pattern
- layer base
- solder
- intermediate layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 claims abstract description 39
- 229910000679 solder Inorganic materials 0.000 claims abstract description 38
- 238000002844 melting Methods 0.000 claims description 8
- 230000008018 melting Effects 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000010410 layer Substances 0.000 abstract description 65
- 230000005540 biological transmission Effects 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 6
- 239000002344 surface layer Substances 0.000 abstract description 5
- 239000004020 conductor Substances 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 3
- 230000001771 impaired effect Effects 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002496 gastric effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
中空プリント基板に関し、
ビア接合用低融点金属によるビアと配線パターンとの短
絡およびこれにより高速伝送性が損なわれることを防止
することを目的とし、 空気絶縁層を介して中間基材どうしを互いに対面させた
各中間層基材を貫通するビアどうしを低融点金属で接着
することにより多層化した中空プリント基板において、
前記ビアと配線パターンとの間にビアを取り囲むように
形成されたソルダーレジスト層を設けた構成とした。
絡およびこれにより高速伝送性が損なわれることを防止
することを目的とし、 空気絶縁層を介して中間基材どうしを互いに対面させた
各中間層基材を貫通するビアどうしを低融点金属で接着
することにより多層化した中空プリント基板において、
前記ビアと配線パターンとの間にビアを取り囲むように
形成されたソルダーレジスト層を設けた構成とした。
（産業上の利用分野）
この発明はプリント基板に関し、特に中空プリント基板
に関するものである。
に関するものである。
例えば大型コンピュータ等の電子機器の高性能化を図る
場合には、電子部品の実装密度を高めるとともに配線の
伝送速度を高めて処理速度を高めることが要求される。
場合には、電子部品の実装密度を高めるとともに配線の
伝送速度を高めて処理速度を高めることが要求される。
実装密度を高める場合には電子部品の発熱に対してプリ
ント基板の放熱効果を高めることが必要になり、また、
配線の伝送速度を高める上では配線間の誘電率を小さく
することが要求される。このような放熱効果の向上と誘
電率の低下を同時に図ることができる多層プリント基板
としていわゆる中空多層プリント基板がある（特公昭５
７−３９５５９号公報参照）。
ント基板の放熱効果を高めることが必要になり、また、
配線の伝送速度を高める上では配線間の誘電率を小さく
することが要求される。このような放熱効果の向上と誘
電率の低下を同時に図ることができる多層プリント基板
としていわゆる中空多層プリント基板がある（特公昭５
７−３９５５９号公報参照）。
従来、中空ブリン−ト基板では、例えば第３図に示すよ
うに、中間層基材３どうしが空気絶縁層２を介して互い
に対向されるとともに、各中間層基材３を貫通して形成
されたビア（ｖｉａ）４どうしを低融点半田５で接続す
ることにより多層化が図られている。
うに、中間層基材３どうしが空気絶縁層２を介して互い
に対向されるとともに、各中間層基材３を貫通して形成
されたビア（ｖｉａ）４どうしを低融点半田５で接続す
ることにより多層化が図られている。
ターン８と（あるいは信号パターン６）ビア４とが短絡
することになり、絶縁に対する信頬性を損ねることにな
る。
することになり、絶縁に対する信頬性を損ねることにな
る。
この発明は、上記の事情を鑑みてなされたものであり、
その目的とするところは、ビア接合用ソルダによるビア
と導体パターンとの短絡およびこれにより高速伝送性が
損なわれることを防止することにある。
その目的とするところは、ビア接合用ソルダによるビア
と導体パターンとの短絡およびこれにより高速伝送性が
損なわれることを防止することにある。
ところが、実際には各中間層基材３には微妙な反りやう
ねりがあって、互いに対向するビア４の間隔は同じ中間
層基材３どうしの間でもビア４が配置される位置によっ
て異なっており、ビア４の間隔が狭い所では互いに対向
するビア４の間の容積がせまくなり、半田５がと７４の
周囲にはみ出すことがある。そして、このと７４の周囲
にはみ出した半田５が仮想線で示すように中間層基材３
に形成した配線パターンであるアースパターン８（ある
いは信号パターン６）に達するビアースバ〔課題を解決
するための手段〕 この発明は、例えば第１図に示すように、空気絶縁層２
を介して互いに対面させた中間層基材３どうしを、各中
間層基材３を貫通するビア４どうしを低融点金属５で接
着することにより接合した中空プリント基板１を前提と
するもので、上記の目的を達成するため、次のような手
段を講じている。
ねりがあって、互いに対向するビア４の間隔は同じ中間
層基材３どうしの間でもビア４が配置される位置によっ
て異なっており、ビア４の間隔が狭い所では互いに対向
するビア４の間の容積がせまくなり、半田５がと７４の
周囲にはみ出すことがある。そして、このと７４の周囲
にはみ出した半田５が仮想線で示すように中間層基材３
に形成した配線パターンであるアースパターン８（ある
いは信号パターン６）に達するビアースバ〔課題を解決
するための手段〕 この発明は、例えば第１図に示すように、空気絶縁層２
を介して互いに対面させた中間層基材３どうしを、各中
間層基材３を貫通するビア４どうしを低融点金属５で接
着することにより接合した中空プリント基板１を前提と
するもので、上記の目的を達成するため、次のような手
段を講じている。
即ち、ビア４と配線パターン６．８との間にビア４を取
り囲むように形成されたソルダーレジスト層１１を設け
る構成とした。
り囲むように形成されたソルダーレジスト層１１を設け
る構成とした。
なお、前記配線パターンには、信号伝送用の信号パター
ン、電力伝送用の電源パターン、アースパターン等の導
体パターンが含まれる。
ン、電力伝送用の電源パターン、アースパターン等の導
体パターンが含まれる。
この発明においては、互いに対向する中間層基材のビア
どうしを接合する前にビア４と配線パターン６あるいは
８との間にランド４ａを取り囲むように形成したソルダ
ーレジスト層１１が設けられるので、ビア４の間からそ
の周囲にはみ出す低融点金属５がソルダーレジスト層１
１によって堰き止められ、配線パターン６あるいは８ま
で流れなくなる。
どうしを接合する前にビア４と配線パターン６あるいは
８との間にランド４ａを取り囲むように形成したソルダ
ーレジスト層１１が設けられるので、ビア４の間からそ
の周囲にはみ出す低融点金属５がソルダーレジスト層１
１によって堰き止められ、配線パターン６あるいは８ま
で流れなくなる。
以下、本発明の実施例を図面に基づき詳細に説明する。
第１図はこの発明に係る中空プリント基板の要部を模式
的に示す断面図である。同図に示すように、中空プリン
ト基板１は空気絶縁層２を介して互いに対面させた中間
層基材３を備え、これら中間層基材３どうしは、各中間
層基材３を貫通するビア４のランド４ａどうしを半田５
で接着することにより接合される。
的に示す断面図である。同図に示すように、中空プリン
ト基板１は空気絶縁層２を介して互いに対面させた中間
層基材３を備え、これら中間層基材３どうしは、各中間
層基材３を貫通するビア４のランド４ａどうしを半田５
で接着することにより接合される。
各中間層基材３の材料は特に限定されず、セラミック板
、エポキシ、ポリイミド等の有機材等公知のプリント配
線板用の材料を使用すればよい。
、エポキシ、ポリイミド等の有機材等公知のプリント配
線板用の材料を使用すればよい。
ここでは、上下の表層基材はセラミック板で構成し、中
間層基材３は有機材で構成しである。各中間層基材３の
上面には信号パターン６及びランドパターン７が、また
、下面にはランドパターン７及びアースパターン８が形
成される。なお、上下に対向する胃中間層基材３の信号
パターン６ビアースパターン８とは互いに上下に対応す
る位置に形成され、各中間層基材３の両面のランドパタ
ーン７どうしは互いに表裏に対応する位置に形成される
。これらランドパターン７を貫通するように貫通穴１０
が形成され、この貫通穴１０の内周面および両ランドパ
ターン７の表面にわたって形成されためっき層により前
記ビア４が構成される。
間層基材３は有機材で構成しである。各中間層基材３の
上面には信号パターン６及びランドパターン７が、また
、下面にはランドパターン７及びアースパターン８が形
成される。なお、上下に対向する胃中間層基材３の信号
パターン６ビアースパターン８とは互いに上下に対応す
る位置に形成され、各中間層基材３の両面のランドパタ
ーン７どうしは互いに表裏に対応する位置に形成される
。これらランドパターン７を貫通するように貫通穴１０
が形成され、この貫通穴１０の内周面および両ランドパ
ターン７の表面にわたって形成されためっき層により前
記ビア４が構成される。
このめっき層は無電解めっきにより形成されているが、
必要に応じてこの無電解めっき層の表面に電気めっき層
を重ねて形成し、これら無電解めっき層及び電気めっき
層によりビア４を構成することは何等支障ない。
必要に応じてこの無電解めっき層の表面に電気めっき層
を重ねて形成し、これら無電解めっき層及び電気めっき
層によりビア４を構成することは何等支障ない。
第２図は第１図のＡ−Ａ線横断平面図である。
第１図及び第２図に示す如くに、各中間層基材３の両表
面には、前記ビア４と信号パターン６（あるいはアース
パターン８）との間に位置してビア４の周囲をリング状
に取り囲むソルダーレジスト層１１が形成されている。
面には、前記ビア４と信号パターン６（あるいはアース
パターン８）との間に位置してビア４の周囲をリング状
に取り囲むソルダーレジスト層１１が形成されている。
このソルダーレジスト層１１の形成方法はとくに限定さ
れるものではな（、例えば、回路形成された中間層基材
３に感光性ソルダーレジストを付着させ、露光、現像し
て形成する写真法や、回路形成された中間層基材３にス
クリーン印刷によりソルダーレジストを付着させる印刷
法など、ツルグーレジスト層を形成する公知の技法を採
用することができる。この実施例では解像度を高くでき
る写真法によってソルダーレジストが形成されている。
れるものではな（、例えば、回路形成された中間層基材
３に感光性ソルダーレジストを付着させ、露光、現像し
て形成する写真法や、回路形成された中間層基材３にス
クリーン印刷によりソルダーレジストを付着させる印刷
法など、ツルグーレジスト層を形成する公知の技法を採
用することができる。この実施例では解像度を高くでき
る写真法によってソルダーレジストが形成されている。
このソルダーレジスト層１１の幅は、例えば、ビア４と
あるいはアースパターン７との最小間隔とほぼ同じ約１
００μｍにしである。また、このソルダーレジスト層１
１の厚さ（高さ）はビア４のランド４ａと同等以上にし
ておけばよい。更に、ソルダーレジスト層１１の厚さを
ビア４のランド４ａと同等とする場合には、ソルダーレ
ジスト層１１の堰き止め作用が失われないように、ビア
４とソルダーレジスト層１１との間に微小な間隙１２が
形成される。
あるいはアースパターン７との最小間隔とほぼ同じ約１
００μｍにしである。また、このソルダーレジスト層１
１の厚さ（高さ）はビア４のランド４ａと同等以上にし
ておけばよい。更に、ソルダーレジスト層１１の厚さを
ビア４のランド４ａと同等とする場合には、ソルダーレ
ジスト層１１の堰き止め作用が失われないように、ビア
４とソルダーレジスト層１１との間に微小な間隙１２が
形成される。
なお、前記半田５はクリーム状にして例えば印刷法によ
り各ビア４のランド４ａに塗布され、表層基材及び中間
層基材３を重ね合わせて、真空中または不活性雰囲気中
で加圧加熱することにより溶解され、冷却固化されるこ
とにより互いに対向しあうビア４のランド４ａどうしを
接着している。
り各ビア４のランド４ａに塗布され、表層基材及び中間
層基材３を重ね合わせて、真空中または不活性雰囲気中
で加圧加熱することにより溶解され、冷却固化されるこ
とにより互いに対向しあうビア４のランド４ａどうしを
接着している。
さて、表層基材及び中間層基材３を重ね合わせて加圧加
熱する時に、表層基材や各中間層基材３には微妙な反り
やうねりが生じているため各中間層基材３のと７４の間
隔が不均一となり、ビア４の間隔が狭くなる所では半田
５がビア４の間から周囲と中心穴とに押し出されること
になる。この中空プリント基板１では、上記のように、
ビア４の周囲をリング状に取り囲むソルダーレジスト層
１１を設けであるので、と７４の周囲に押しだされた半
田５はソルダーレジスト層１１によって堰き止められ、
信号パターン６あるいはアースパターン７には達しなく
なり、半田５によってと７４と信号パターン６あるいは
アースパターン７が短絡されるおそれがなくなるととも
に、互いに接合された中間層基材３の互いに対向する面
に形成された信号パターン６あるいはアースパターン７
の間に所定の大きさの空気絶縁層２が確保され、所要の
高速伝送性が確保される。
熱する時に、表層基材や各中間層基材３には微妙な反り
やうねりが生じているため各中間層基材３のと７４の間
隔が不均一となり、ビア４の間隔が狭くなる所では半田
５がビア４の間から周囲と中心穴とに押し出されること
になる。この中空プリント基板１では、上記のように、
ビア４の周囲をリング状に取り囲むソルダーレジスト層
１１を設けであるので、と７４の周囲に押しだされた半
田５はソルダーレジスト層１１によって堰き止められ、
信号パターン６あるいはアースパターン７には達しなく
なり、半田５によってと７４と信号パターン６あるいは
アースパターン７が短絡されるおそれがなくなるととも
に、互いに接合された中間層基材３の互いに対向する面
に形成された信号パターン６あるいはアースパターン７
の間に所定の大きさの空気絶縁層２が確保され、所要の
高速伝送性が確保される。
なお、上記の一実施例では、ソルダーレジスト層１１が
完全にビア４の周囲に連続して形成されているが、ソル
ダーレジスト層１１を信号パターン６あるいはアースパ
ターン７側のみに形成し、その反対側には形成しないよ
うに構成することも可能である。
完全にビア４の周囲に連続して形成されているが、ソル
ダーレジスト層１１を信号パターン６あるいはアースパ
ターン７側のみに形成し、その反対側には形成しないよ
うに構成することも可能である。
以上のように、この発明によれば、ビアと配線パターン
との間にビアを取り囲むように形成したソルダーレジス
ト層を設けであるので、中間層基材どうしを接合する時
に互いに接合されるビアの間から周囲に押し出される低
融点金属がソルダーレジスト層に堰き止められ、ビアの
近辺に形成された配線パターンまで流れな（なる。その
結果、ビアと配線パターンとが接合用低融点金属によっ
て短絡することが防止されるとともに、互いに対向する
中間層基材３の配線パターンどうしの間に所定の大きさ
の空気絶縁層を確保して高速伝送性が損なわれることを
防止できる。
との間にビアを取り囲むように形成したソルダーレジス
ト層を設けであるので、中間層基材どうしを接合する時
に互いに接合されるビアの間から周囲に押し出される低
融点金属がソルダーレジスト層に堰き止められ、ビアの
近辺に形成された配線パターンまで流れな（なる。その
結果、ビアと配線パターンとが接合用低融点金属によっ
て短絡することが防止されるとともに、互いに対向する
中間層基材３の配線パターンどうしの間に所定の大きさ
の空気絶縁層を確保して高速伝送性が損なわれることを
防止できる。
第１図はこの発明に係る中空プリント基板の要部を模式
的に示す断面図、第２図は第１図のＡ−Ａ線横断平面図
、第３図は従来例の要部を模式的に示す断面図である。 図中、 １・・・中空プリント基板、 ２・・・空気絶縁層、 ３ ４・・・ビア、 ５ ６・・・信号パターン、 ８ ・・・中間層基材、 ・・・半田、 ・・・アースパターン、 第１図 Ａ−ＡｉＩｆ１図 第 ２ 図
的に示す断面図、第２図は第１図のＡ−Ａ線横断平面図
、第３図は従来例の要部を模式的に示す断面図である。 図中、 １・・・中空プリント基板、 ２・・・空気絶縁層、 ３ ４・・・ビア、 ５ ６・・・信号パターン、 ８ ・・・中間層基材、 ・・・半田、 ・・・アースパターン、 第１図 Ａ−ＡｉＩｆ１図 第 ２ 図
Claims (1)
- 空気絶縁層（２）を介して中間基材（３）どうしを互い
に対面させた各中間層基材（３）を貫通するビア（４）
どうしを低融点金属（５）で接着することにより多層化
した中空プリント基板（１）において、前記ビア（４）
と配線パターン（６，８）との間にビア（４）を取り囲
むように形成されたソルダーレジスト層（１１）を設け
たことを特徴とする中空プリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6478589A JPH02241090A (ja) | 1989-03-15 | 1989-03-15 | 中空プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6478589A JPH02241090A (ja) | 1989-03-15 | 1989-03-15 | 中空プリント基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02241090A true JPH02241090A (ja) | 1990-09-25 |
Family
ID=13268230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6478589A Pending JPH02241090A (ja) | 1989-03-15 | 1989-03-15 | 中空プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02241090A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7036635B2 (en) | 2002-04-22 | 2006-05-02 | Kone Corporation | System and display for providing information to elevator passengers |
-
1989
- 1989-03-15 JP JP6478589A patent/JPH02241090A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7036635B2 (en) | 2002-04-22 | 2006-05-02 | Kone Corporation | System and display for providing information to elevator passengers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4935584A (en) | Method of fabricating a printed circuit board and the PCB produced | |
| WO1998047331A1 (fr) | Tableau de connexions, son procede de fabrication et boitier de semi-conducteur | |
| US20030058630A1 (en) | Multilayer circuit board and semiconductor device using the same | |
| JP2001053447A (ja) | 部品内蔵型多層配線基板およびその製造方法 | |
| JP2019145760A (ja) | インタポーザ及びこれを含むプリント回路基板 | |
| JP2001274555A (ja) | プリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法 | |
| JPH02241090A (ja) | 中空プリント基板 | |
| JP2924194B2 (ja) | 多層プリント配線板 | |
| TWM611216U (zh) | 電子線路總成 | |
| JP2004047587A (ja) | 配線回路基板の製造方法および配線回路基板 | |
| JPH10163632A (ja) | プリント配線板及びその製造方法 | |
| CN111629513B (zh) | 同时具有贯孔及盲孔的多层电路板结构及其制法 | |
| JPS6364079B2 (ja) | ||
| JP4062432B2 (ja) | 回路基板とその製造方法 | |
| JP2784521B2 (ja) | 多層電子部品塔載用基板及びその製造法 | |
| JPH07263869A (ja) | 電子部品搭載用基板及びその製造方法 | |
| JPS6149499A (ja) | フレキシブル多層配線基板 | |
| JP2002076629A (ja) | 複合多層配線基板 | |
| JP2004342930A (ja) | 非貫通導通穴を有する多層基板 | |
| JP4081718B2 (ja) | ブラインドビアを有する多層基板 | |
| JPH0370919B2 (ja) | ||
| JP5857632B2 (ja) | 回路基板、回路基板の製造方法及び電子装置 | |
| JPH11298148A (ja) | Ｉｖｈ基板及びその製造方法 | |
| KR20150146270A (ko) | 소자 내장형 인쇄회로기판, 반도체 패키지 및 그 제조방법 | |
| JPH01100996A (ja) | 多層プリント配線基板 |