JPH02240933A - Ｍｏｓ型半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ＭＯＳ型半導体装置の製造方法に関するも
のである。

〔従来の技術〕

近年、低消費電力の要求からＭＯＳ型半導体装置が多く
利用されるようになってきた。一方、集積回路の集積度
が増加するにつれて半導体装置の寸法を小さ（すること
が求められているが、ＭＯＳ型半導体装置のゲート電極
の寸法を短くしていくと、Ｐチャンネルトランジスタで
はパンチスルー耐圧の劣化がみられ、またＮチャンネル
トランジスタではドレイン領域近傍の電界強度が大きく
なってホットキャリアが発生し、しきい値電圧が著しく
低下するいわゆるショートチャンネル効果をもたらすこ
とが知られている。

これらショートチャンネル効果を抑制するためには、ゲ
ート側端部のソース・ドレイン領域に低濃度拡散層を設
ける方法があり、例えばＬＤＤ構造として知られるよう
なソース・ドレイン二重拡散構造がある。

以下に、従来のＭＯＳ型半導体装置の製造方法について
、Ｎチャンネルトランジスタの構造を例にとって説明す
る。

第２図＋ａｌ〜（ｅ）は従来のＭＯＳ型半導体装置の製
造方法の一部分の工程順断面図であり、１１はｐ型シリ
コン基板、１２は素子分離領域、１３はゲート酸化膜、
１４はポリシリコン膜、１６はｎ型低濃度拡散層、１７
はｎ型高濃度拡散層、１８はポリシリコン膜の酸化層、
１９は酸化シリコン膜である。

まず、ｐ型シリコン基板１１に既知の技術にて厚い酸化
膜からなる素子分Ａｆｔ　ＳＭ域１２を形成する。

つぎに、ｐ型シリコン基板１１にゲット酸化膜１３を成
長させ、その上にゲート電極となるポリシリコン膜１４
を成長させる。ついで、ポリシリコン膜１４に高濃度の
リンを気相拡散して低抵抗膜とする。さらに、レジスト
膜を回転塗布し、光露光技術、電子ビーム露光技術、Ｘ
線露光技術、あるいはイオンビーム露光技術を用いてレ
ジス）１１９を所望のレジストパターンに形成し、この
レジストパターンをマスクとして、ポリシリコン１１９
１４をドライエツチングにより選択除去してゲート電極
とした後、レジストを除去する。この時の状態は、第２
図１８＋に示される。

つぎに、第２図（ｂｌに示すように、ゲート電極である
ポリシリコン膜１４をマスクとしてｐ型シリコン基板１
１に低濃度不純物を注入してｎ型低濃度拡散層１６を形
成する。

つぎに、第２図（Ｃ１に示すように、素子分ＭＳＪｌ域
１２のエツジ部の段差部等で除去しきれなかったポリシ
リコン膜１４のエツチング残渣がポリシリコン同層間の
電気的短絡の原因とならぬように、熱酸化法を用いてポ
リシリコン膜１４のエツチング残渣を酸化して絶縁物と
する。この時同時にゲート電極となるポリシリコン膜１
４の表面も酸化される。さらに、この時に酸化がゲート
電極部のゲート酸化膜１３へ侵食し、ポリシリコン膜１
４が持ち上げられて、ゲート電極の両端でゲートバーズ
ビークと呼ばれる形状が発生することがある。

１８はポリシリコン膜の酸化層である。

つぎに、第２図（ｄｌに示すように、ｐ型シリコン基板
１１に酸化シリコンＷ１４１９を周知のＣＶＤ法で０．
１μｍの厚さに成長させ、ゲート電極の側端部にのみ酸
化シリコン膜１９が残るように異方性エツチングを行い
、スペーサを形成する。

そして、第２図１８＋に示すように、ポリシリコン膜の
酸化層１８および酸化シリコン膜１９のスペーサをマス
クとしてｐ型シリコン基板１１に高濃度不純物を注入し
てｎ型高濃度拡散層１７を形成し、ゲート電極の両端に
ソース・ドレインの二重拡散層を形成する。

〔発明が解決しようとする課題〕

しかしながら、上記の従来のＭＯＳ型半導体装置の製造
方法では、ゲート電極となるポリシリコン膜１４の表面
が酸化されて絶縁物（ポリシリコン膜の酸化層１８）と
なるため、導電性を有した実効的なゲート電極の寸法が
小さ（なってゲート電極の電気抵抗値が増加する問題点
、さらにはゲートバーズビーク形状となることで、ＭＯ
Ｓ型半導体装置のチャンネル長が変化する問題点があっ
た。

また、リンが高濃度に拡散されたポリシリコン１１！１
４は、増速酸化現象によりｐ型シリコン基板１１に比べ
て酸化速度が著しく速いため、酸化を高い精度で制御す
る必要が生じ、この結果工程が複雑になり、ｖＩ御精度
が損なわれた場合には、ＭＯ８型半導体装置の特性にば
らつきが生じるという問題点があった。

この発明の目的は、ＭＯＳ型半導体装置のゲート電極の
寸法を変えることなくポリシリコン膜のエツチング残渣
を酸化することができ、さらにＭＯ８型半導体装置のソ
ース・ドレインの二重拡散層を形成することができるＭ
ＯＳ型半導体装置の製造方法を堤供することである。

〔課題を解決するための手段〕

この発明のＭＯＳ型半導体装置の製造方法は、ゲート電
極となるポリシリコン膜をマスクとしてシリコン基板に
自己整合的に低濃度不純物の注入を行い、ついでこのゲ
ート電極となるポリシリコン膜の表面を耐酸化性被膜で
覆った後、ゲート酸化膜上に残存するポリシリコン膜の
エツチング残渣の酸化処理を行い、さらにこの耐酸化性
被膜で表面が覆われたポリシリコン膜をマスクとしてシ
リコン基板に自己整合的に高濃度不純物の注入を行う。

〔作　　　用〕

この発明の方法によれば、ゲート電極となるポリシリコ
ン膜の表面を耐酸化性被膜で覆うことで、ゲート酸化膜
上に残存するポリシリコン膜のエツチング残渣の酸化処
理時においてゲート電極の表面が酸化されない。したが
って、ゲート電極の寸法が酸化により減少することなく
ポリシリコン膜のエツチング残渣を酸化することが、で
きる。

また、耐酸化性被膜で覆う前にゲート電極であるポリシ
リコン膜をマスクとしてシリコン基板に低濃度不純物を
注入し、つぎに耐酸化性被膜で表面が覆われたゲート電
極であるポリシリコン膜をマスクとしてシリコン基板に
高濃度不純物を注入することにより、ポリシリコン膜の
表面を覆った耐酸化性被膜をスペーサとしてソース・ド
レインの二重拡ｒｖｔｓを自己整合的に形成することが
できる。

〔実、８缶　例〕 以下、この発明のＭＯＳ型半導体装置の製造方法を図面
を参照しながら説明する。ここでは、一実施例としてＮ
チャンネルトランジスタの場合について述べる。

第１図（ａｌ〜ｔｅｌはこの発明の一実施例におけるＭ
ＯＳＯ３型半導体装置造方法の一部分を示す工程順断面
図である。同図において、ｌはｐ型シリコン基板、２は
素子骨＃１領域、３はゲート酸化膜、４はポリシリコン
膜、５Ａ、５Ｂは窒化シリコン膜、６はｎ型低濃度拡散
層、７はｎ型高濃度拡散層である。

まず、例えば濃度が５　Ｘ　１０　”ａｍ−３のｐ型シ
リコン基板１に既知の技術にて厚い酸化膜からなる素子
分離領域２を形成する。つぎに、ｐ型シ１Ｊコン基板ｌ
にゲート酸化ＩＩ！３を例えば２Ｑｎｍの厚さに成長さ
せ、その上にゲート電極となるポリシリコン膜４を例え
ば０．４μｍの厚さに成長させる。

ついで、ポリシリコン膜４に高濃度のリンを例えば１０
００’Ｃで気相拡散し、例えば濃度３Ｘ１０”値４の低
抵抗膜とする。ついで、リンガラス化したポリシリコン
膜４の表面部を除去した後、窒化シリコン膜５Ａを周知
のＣＶＤ法にて例えば厚さ０、１μｍの厚さに成長させ
る。さらに、レジスト膜を回転塗布し、光露光技術、電
子ビーム露光技術、Ｘ線露光技術、あるいはイオンビー
ム露光技術を用いてレジスト膜を所望のレジストパター
ンに形成し、このレジストパターンをマスクとして、窒
化シリコン膜５Ａとポリシリコン膜４とをドライエツチ
ングにより選択除去してゲート電極とした後、レジスト
を除去する。この時の状態は第１図（ａｌに示される。

つぎに、第１図（ｂ）に示すように、ゲート電極パター
ンに形成された窒化シリコン膜５Ａおよびポリシリコン
１ｌ１４をマスクとして、ｐ型シリコン基板１１に例え
ばリンイオンを例えば６０Ｋｓｙ。

１０　Ｘ　Ｉ　Ｏ”ｃｍ−”の条件で注入してｎ型低濃
度拡散層６を形成する（低濃度イオン注入工程）。

つぎに、第１図ｔｅｌに示すように、周知のＣＶＤ法に
よりｐ型シリコン基板ｌ上に窒化シリコン膜５Ｂを例え
ば厚さ０．１μｍに成長させる。

つぎに、第１図＋ｄ）に示すように、窒化シリコン膜５
Ａ、５Ｂを、ゲートｘｉとなるポリシリコン膜４の上面
部と側壁部とに窒化シリコン膜５Ａ。

５Ｂを残すように異方性エツチングする。この結果、ポ
リシリコンｗｉ４の側壁部には窒化シリコン１１５Ｂが
片側０．１　ｐｍ残ることとなり、ゲート電極の両端に
スペーサを加えたことになる（被覆工程）、ついで、素
子分離領域２のエツジ部の段差等で除去しきれなかった
ポリシリコン膜４のエツチング残渣がポリシリコン同層
間の電気的短絡の原因とならぬように、例えば９００℃
、３０分の条件で熱酸化してエツチング残渣を絶縁物と
する（熱酸化工程）。

つぎに、第１図１ｅ）に示すように、窒化シリコン膜５
Ａ、５Ｂで表面部が覆われてゲート電極となるポリシリ
コン膜４をマスクとして、ｐ型シリコン基板１に例えば
ヒ素イオンを４０ＫｅＶ、４ｘ１０”（Ｊｌ−”の条件
で注入してｎ型高濃度拡散層７を形成し、ゲート電極の
両端にソース・ドレインの二重拡散層が形成される（高
濃度イオン注入工程）。

以降は、公知の技術にて、Ｎチャンネルトランジスタが
形成される。

なお、この実施例では、ゲート電極となるポリシリコン
膜４の表面を覆う耐酸化性被膜として、窒化シリコンを
用いたが、炭化シリコン、酸化アルミニューム等の耐酸
化性を有する被膜であれば有効であることは言うまでも
ない。

なお、熱酸化工程は、ｎ型高濃度拡散層７の形成工程の
後に行ってもよい。

以上のように、この実施例によれば、ゲート電極となる
ポリシリコン膜４の表面を耐酸化性被膜である例えば窒
化シリコンｒｆＪ５Ａ、５Ｂで覆うことで、ＭＯＳ型半
導体装置のゲート電極となるポリシリコン膜４の寸法を
変えることなくエツチング残渣を酸化することができ、
また耐酸化性被膜形成の前後にそれぞれ低濃度と高濃度
の不純物を注入することで、ソース・ドレインの二重拡
散層が自己整合的に得られる。

〔発明の効果〕

この発明のＭＯＳ型半導体装置の製造方法によれば、ゲ
ート電極となるポリシリコン膜の表面を酸化することな
く、ゲート酸化膜上に残存するポリシリコン膜のエツチ
ング残渣を酸化することができ、酸化によってゲート電
極の寸法が変化しないため、デバイス特性の安定性が得
られる。

また、ソース・ドレインの二重拡散層形成時の２回の不
純物注入マスクとして、耐酸化性被膜で覆う前のゲート
電極となるポリシリコン膜と、表面部が耐酸化性被膜で
覆われた後のポリシリコン膜とを用いているので、ソー
ス・ドレインの二重拡散層を自己整合的に形成すること
ができ、優れた特性を有するＭＯＳ型半導体装置を得る
ことができる。

【図面の簡単な説明】

第１図（ａｌ〜（ａ）はこの発明の一実施例のＭＯＳ型
半導体装置の製造方法を示す工程順断面図、第２図ｔａ
＋〜（４１１は従来のＭＯＳ型半導体装置の製造方法を
示す工程順断面図である。 １・・・ｐ型シリコン基板、２・・・素子分離領域、３
・・・ゲート酸化膜、４・・・ポリシリコン膜、５Ａ。 ５Ｂ・・・窒化シリコン膜、６・・・ｎ型低濃度拡散層
、７・・・ｎ型高濃度拡散層 ６２図 （ｅ）

Claims (1)

1. 【特許請求の範囲】 ＭＯＳ型半導体装置のソース・ドレイン二重拡散層を形
   成するに際し、 シリコン基板上にゲート酸化膜を介して形成されてゲー
   ト電極となるポリシリコン膜をマスクとして前記シリコ
   ン基板に低濃度不純物を注入することにより自己整合的
   に低濃度拡散層を形成する低濃度イオン注入工程と、前
   記低濃度イオン注入工程の後に前記ポリシリコン膜の表
   面を耐酸化性被膜で覆う被覆工程と、前記被覆工程の後
   に前記シリコン基板の表面を熱酸化してゲート酸化膜上
   に残存するポリシリコン膜のエッチング残渣を絶縁物に
   変化させる熱酸化工程と、前記耐酸化性被膜で覆われた
   前記ポリシリコン膜をマスクとして前記シリコン基板に
   高濃度不純物を注入することにより自己整合的に高濃度
   拡散層を形成する高濃度イオン注入工程とを含むＭＯＳ
   型半導体装置の製造方法。