JPH02238777A - 画像データ圧縮装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は医療用あるいは産業用等のデジタル画像ファ
イル装置あるいはデジタル画像伝送の分舒で利用される
ものである。

〔従来の技術〕

医療あるいは産業の分野で取扱う高精細静止画像等のデ
ジタル画像データを保管・蓄積あるいは伝送するには，
デジタル画像データのデータ量が大きく，原データをそ
のまま扱うと保管・蓄積の記録媒体の費用あるいは伝送
の費用が過大になる。

その解決策のひとつとして画像圧縮方法が提案されてい
る。画像圧縮方法は非可逆圧縮方法，可逆圧縮方法のふ
たつに分類することができる。前者の方法は圧縮率が比
較的大きいが，画像の境界がはっきりしている画像，す
なわち高周波成分を多く含む画像に対しては圧縮率が大
きくできない，また画像を再生した場合に，再生画像と
原画像の間に必ず差が生じるという短所がある。一方，
後者の方法では圧縮率はそれ程大きくならないが，高周
波成分を多く含む画像に対しても圧縮でき，また伸長画
像（再生画像）と原画像との間に全く差がないという長
所がある。第４図は可逆圧縮方法を用いた従来の例であ
り，第２図を用いて従来の技術を説明する。

第４図において（１）はデジタル画像を記憶する画像メ
モリで，このデジタル画像は１画素が複数ビットから成
るいわゆる濃淡画像で，例えば５１０２４画素，横１０
２４画素の正方形で１画素あたり８ビット（２５６階調
）で構成される。（２）はこの画像メモリより読出され
る１ライン分（１０２４画素分）のデジタル画像データ
を記憶するラインバツファ１であり，（９）はこのライ
ンバッファ１に記憶されているデジタル画像データに対
しランレングス符号化あるいはホフマン符号化といった
周知の可逆圧縮を実行する可逆圧縮回路１であり，０１
）はこの可逆圧縮回路１から出力される圧縮画像データ
を画像ファイル装置や伝送装置に出力するための出力端
であり，■は上記画像メモリ（１）の画像データ読出し
などを制御するための制御回路である。

次に動作について説明する。画像メモリ（１）に記憶さ
れているデジタル画像データは，制御回路（至）からの
制御信号により順次１ラインずつラインバッファ１　（
２１へ転送サレる。ラインバッファ１　（２＋へ転送さ
れたデジタル画像データは可逆圧縮回路（９｝で圧縮さ
れる。ランレングス符号化を利用した回路では，例えば （マーク），（！１度），（連続する画素数）の３語を
利用する。濃度２５５の画素がｌＯ画素連続する場合に
は， （マーク），２　５　５．１　０ のように変換することで，１０画素分の濃度値，すなわ
ち１０語を３語に圧縮することができる。ここで（マー
ク）は以下に続く２語がランレングス符号化したものを
示す記号である。同様に圧縮されたデータを伸長する場
合には，１ライン分の圧縮データを出力端（Ｉ１）より
入力し，可逆圧縮回路１（９）で伸長し，この伸長した
データをラインバッファ１（２）へ転送し，さらにライ
ンバッファ１（２）のデータを画像メモリ（１）へ順次
戻すことで，原画デジタル画像データを画像メモリ（１
）に復元させることができる。

〔発明が解決しようとする課題〕

従来の画像データ圧縮装置は以上のように構成されてお
り，画像メモリに記憶されている画像データが，画像メ
モリ全面にわたりランダムな微小雑音成分を含む場合，
その結果として連続する同濃度画素の数及びその割合が
小さくなり殆んど画像データが圧縮できないという課題
があった。

この発明は上記のような課題を解消するためになされた
もので，一般的な画像データにおいて存在するランダム
な微小雑音を含むデジタル画像データに対しても効率よ
く圧縮できる画像圧縮装置を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る画像データ圧縮装置は，上記従来装置の
構成に加え， （１）　　画像メモリにラインバッファ２を接続し，ラ
インバッファ１，２を加減算器に接続し，これにライン
バッファ３，ビットシフト・パッキング回路，多重化回
路を一連に接続し，上記加減算器の出力端を有効ビット
検出器に接続し，この有効ビット検出器の出力を上記ビ
ットシフト・パッキング回路及び多重化回路に接続し，
可逆圧縮回路１と出力端の間にスイッチを接続し，上記
多重化回路の出力をスイッチに接続し，このスイッチに
制御回路の出力を接続したもの， （２）上記（１）の手段に加え，ラインバッファ２にさ
らに可逆圧縮回路２を接続し，また多重化回路，スイッ
チの間に比較器を接続し，この比較器の入力として可逆
圧縮回路２の出力を接続したもの，（３）上記（１）の
手段におけるラインバッファ２，加減算器の代わ゜りに
ビットシフト回路を接続し，このビットシフト回路にラ
インバッファ４を接続し，これを可逆圧縮回路１に接続
したものである。

〔作　用〕

この発明においては，一般的に画像データの近接する２
ライン間で対応する画素濃度差が小さいという性質ある
いは雑音成分の大きさが比較的小さいという性質を利用
し，（１）２ライン間の濃度差を表わす有効なビットだ
けを取り出し，その取り出したビットを１次元的につめ
るという方法，（２）さらに（１）の方法と従来の方法
で得られた圧縮データについて圧縮率の高い方を選択す
る方法，（３）あるいは雑音成分を含むビットだけを取
り出し，取り出したビットを１次元につめ，残りの雑音
成分を含まないビットについては従来の方法で圧縮する
という方法により，画像メモリ全面にランダムな微小雑
音成分が存在する・存在しないにかかわらず効率良くデ
ジタル画像データを圧縮することができる。

〔実施例〕

第１図はこの発明の一実施例を示す画像データ圧縮装置
のブロック図である。（１１　，　（２１　，　［９１
　，　ＱＤ　，（至）は第４図の同一符号と同一あるい
は相当のものである。（３）はラインバッファ１（２）
と同様に画像メモリ（１）に記憶されているデジタル画
像データの１ライン分を記憶保持するラインバッファ，
（４）はこのラインバッファ２　（３１とラインバッフ
ァ１　（２＋との対応する画素間の差を演算して求める
加減算器，（５）はこの加減算器から出力される２ライ
ン間の画素濃度差を記憶保持するための１ライン分の容
量をもつラインバッファ３　，　（６１は上記加減算器
から出力される１ライン分の画素濃度差の最大有効ビッ
ト数を検出するための有効ビット検出器，（力は上記ラ
インバッファ３（５）より出力される１ライン分の画素
濃度差値を上記有効ビット検出器（６）から出力される
有効ビット数分だけ取り出し１次元ファイルとしてつめ
て出力するビットシフト・パッキング回路，（８）はこ
のビットシフト・パッキング回路から出力される１次元
の圧縮データファイルに上記有効ビット検出器（６）か
ら出力される有効ビット数値をつけ加える多重化回路，
αωはこの多重化回路から出力される１次元の圧縮デー
タファイルあるいは可逆圧縮回路（９）から出力される
圧縮データのどちらかを選択し出力するスイッチである
。

以上のように構成された画像データ圧縮装置においては
，ｍ像メモリｉｌｌよりまず基準となる１ライン分のデ
ジタル画像データがラインバッファ１（２）に出力され
，次の１ラインあるいは近接する１ラインのデジタル画
像データがラインバッファ２（３）へ出力され，それぞ
れ記憶保持される。このラインバノファ１　Ｆ２１　，
ラインバツファ２　Ｔ３１　ニ記憶保持されたデジタル
画像データは，加減算器（４）において各画素間の濃度
値の差を演算して求め，１ライン分の画素間濃度差が出
力されラインバッファ３（５）へ記憶保持される。同時
に加減算器（４）から出力されるデジタルデータぱ有効
ビット検出器（６）にも入力される。１画素の濃度値が
例えば８ビットで表わされる装置においては一般画像で
は隣接画素間の濃度差の絶対値は２ビット，３ビットで
表わせるような一小さい値となることが多い。有効ビッ
ト検出器（６）では，例えば加減算器（４）で出力され
るデジタルデータに対して絶対値を求め有効ビット数を
求める。有効ビット数は絶対値に対して最上位ビット側
から１ビットずつ調べ，最初に「１」となったビットを
検出することで求めることができる。例えばｒ　ＯＯＯ
ＯＯＩＯＩＪで表わされる８ビット２進数については最
上位ビット側からみて６番目のビットが最初にｒｌＪと
なるビットであるが，これは言い換えれば最下位ビット
側からみて３ビット目にあたり，すなわち有効ビット数
ぱ「３」となる。このような有効ビット検出回路は，シ
フトレジスタ，カウンタ，比較器なとを用いて比較的簡
単に構成することができる。次にビットシフト・パッキ
ング回路（７）においてはラインバッファ３（５｝に記
憶保持されている１ライン分の画素間濃度差値に対して
，有効ビット検出器（６）から出力される有効ビット数
分を最下位ビット側から取り出し，これに符号ビット１
ビットを加える操作を各画素データに対して行い，この
操作により得られたものを１次元データとして出力する
。また，このビットシフト・パッキング回路｛７｝に与
えられる有効ビット検出器（６）からの出力値はｌライ
ン分の画素間濃度差値から得られた最大有効ビット数と
いった代表値とすることで，有効ビット数容量は小さく
できる。例えば，ラインバッファ３（５）に記憶保持さ
れているデジタルデータが１０進数で「５，−４，　」
すなわち２進数（８ビット値）でｒ　ｏｏｏｏｏ１０１
，　１１１１１１００，　　」となっている場合に最大
有効ビット数は３となるため，符号ビットを含めて最下
位ビット側から４ビットずつがビットシフト・パッキン
グ回路（７）で取り出されｒ　０１０１１１００・」と
いうように圧縮ファイルされる。このようなビットシフ
ト・パッキング回路はシフトレジスタ，カウンタなどを
用いて比較的簡単に構成することができる。このビット
シフト・パッキング回路（７）から出力される１次元フ
ァイルデータと上記有効ビット検出！　＋６）から出力
されるデータは多重化回路（８）において１組のデータ
としてまとめられ，出力される。また，可逆圧縮回路（
９）はラインバッファ１（２）に記憶保持された１ライ
ン分の画像データを従来装置と同様に可逆圧縮し出力す
る。多重化回路（８）から出力される圧縮データ及び可
逆圧縮回路（９）から出力される圧縮データはスイッチ
αωを通り，さらに出力端０１》より外部へ出力されろ
。制御回路■は画像メモリに記憶されている１画面分の
デジタル画像データに対して基準となる少なくとも１ラ
インの画像データをラインパツファ１（２）へ読み出し
，他のラインの画像データをラインバツファ（３）へ読
出す操作を繰り返し，その操作に対応してスイッチα０
）でどちらの圧縮データを出力するかを制御する。

逆に，圧縮画像データを原画像データに呻長する場合に
は，出力端θ１）より圧縮画像データを入力する。この
場合，ビットシフト・パッキング回路（７）では有効ビ
ット数より上位のビットは符号ビットと同値を埋めれば
よく，以下画像メモリ（１）上に原画デジタル画像デー
タを容易に再生できることは明白である。

第２図はこの発明の他の実施例を示す画像データ圧縮装
置のブロック図である。＋１１〜■は第１図の同一符号
と同一あるいは相当のものである。■はラインバッファ
｛３｝に記憶保持される１ライン分の画像データを可逆
圧縮回路１（９）と同じ方法で可逆圧縮する可逆圧縮回
′Ｉｓ２であり，（４）はこの可逆圧縮回！＠２０つか
ら出力される圧縮データと多重化回路（８）から出力さ
れる画素濃度差から得られた圧縮データとを比較し圧縮
率の大きい方を出力する比較器である。この実施例では
雑音成分の大きさが１画素の最下位ビットに相当する濃
度値より大きい，小さいにかかわらず効率良い圧縮がで
きる。

第３図はこの発明の他の実施例を示す画像データ圧縮装
置であり，図において（１１　，　（２１　，　（５１
〜（■ば第１図の同一符号と同一あるいは相当のもので
ある。

（１つはラインバッファ１（２）に保持されていろ１ラ
イン画像データに対して雑音成分の大きさの分だけ最下
位ビット側よりビットシフトし，ビットシフトにより出
力されろ雑音成分を含む１ライン分の画像データをライ
ンバッファ３（５）へ出力するビットシフト回路であり
，（Ｎはこのビットシフト回路より出力される雑音成分
を取り除いた１ライン分の画像データを記憶保持するラ
インバッファ４である。ラインバッファ３（５）に記憶
されたデータは，第１図で説明した実施例と同様の動作
で圧縮される。また，ラインバッファ４に記憶保持され
たデータは雑音成分を含まないため，可逆圧縮回路｛９
｝において効率良く圧縮することができる。

〔発明の効果〕

この発明は以上説明したとおり，画像メモリと出力端の
間に，加減算器あるいはビットシフ外部，有効ビット検
出器，ビットシフト・ノ＜ツキング回路などを備えるこ
とにより微小な雑音成分を画面全体に含むデジタル画像
データに対しても比較的効率良く圧縮できるという効果
がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す画像データ圧縮装置
の図，第２図，第３図はこの発明の他の実施例を示す画
像データ圧縮装置の図，第４図は従来の画像データ圧縮
装置の図である。 図において，（１）は画像メモリ，（２）はラインバツ
ファ１　，　［３１はラインパツファ２　，　（４１は
加減算器，｛５｝はラインバッファ３　，　（６１は有
効ビット検出器，｛７｝はビットシフト・パッキング回
路，（８）は多重化回路，（９）は可逆圧縮回′Ｉｓ１
　，　ＧＯ＋はスイッチ，θ１）は出力端，■は制御回
路，０は可逆圧縮回路２，（自）は比較１，（＋！）は
ビットシフト回路，（υはラインバッファ４である。 なお，各図中において同一符号は同一または相当部分を
示す。

Claims (3)

【特許請求の範囲】
1. （１）二次元の画像情報を記録する画像メモリと、この
   画像メモリから１ライン分のデジタル画像データを記憶
   するラインバッファ１及びラインバッファ２と、このラ
   インバッファ１とラインバッファ２の対応する画素間の
   差を演算する加減算器と、この加減算器から出力される
   １ライン分の画素間濃度差を記憶するラインバッファ３
   と、上記加減算器から出力される１ライン分の画素間濃
   度差値の有効ビット数を検出する有効ビット検出器と、
   この有効ビット検出器から出力される有効ビット数をも
   とに上記ラインバッファ３に記憶されたデジタルデータ
   の有効ビットを取り出し１次元の圧縮データを作り出す
   ビットシフト・パッキング回路と、このビットシフト・
   パッキング回路から出力される圧縮データと、上記有効
   ビット検出器からのデータを組み合わせ１組のファイル
   とする多重化回路と、上記ラインバッファ１のデータを
   可逆圧縮する可逆圧縮回路１と、この可逆圧縮回路１か
   ら出力される圧縮データと、上記多重化回路から出力さ
   れる圧縮データのどちらかを出力するスイッチと、この
   スイッチから出力される圧縮データを外部に出力する出
   力端と、上記画像メモリからの画像データの読出し及び
   上記スイッチの動作を制御する制御回路を備えたことを
   特徴とする画像データ圧縮装置。
2. （２）二次元の画像情報を記録する画像メモリと、この
   画像メモリから１ライン分のデジタル画像データを記憶
   するラインバッファ１及びラインバッファ２と、このラ
   インバッファ１とラインバッファ２の対応する画素間の
   差を演算する加減算器と、この加減算器から出力される
   １ライン分の画素間濃度差を記憶するラインバッファ３
   と、上記加減算器から出力される１ライン分の画素間濃
   度差値の有効ビット数を検出する有効ビット検出器と、
   この有効ビット検出器から出力される有効ビット数をも
   とに上記ラインバッファ３に記憶されたデジタルデータ
   の有効ビット取り出し１次元の圧縮データを作り出すビ
   ットシフト・パッキング回路と、このビットシフト・パ
   ッキング回路から出力される圧縮データと上記有効ビッ
   ト検出器からのデータを組み合わせ１組のファイルとす
   る多重化回路と、上記ラインバッファ２の１ライン画像
   データを可逆圧縮する可逆圧縮回路２と、この可逆圧縮
   回路２から出力される圧縮データと多重化回路から出力
   される圧縮データを比較し圧縮率の高い圧縮データを出
   力する比較器と、上記ラインバッファ１のデータを可逆
   圧縮する可逆圧縮回路１と、この可逆圧縮回路１から出
   力される圧縮データと上記多重化回路から出力される圧
   縮データのどちらかを出力するスイッチと、このスイッ
   チから出力される圧縮データを外部に出力する出力端と
   、上記画像メモリからの画像データの読出し及び上記ス
   イッチの動作を制御する制御回路を備えたことを特徴と
   する画像データ圧縮装置。
3. （３）二次元の画像情報を記録する画像メモリと、この
   画像メモリから１ライン分のデジタル画像データを記憶
   するラインバッファ１と、このラインバッファ１のデジ
   タル画像データを各画素毎にあるビットで２つに分割す
   るビットシフト回路と、このビットシフト回路から出力
   される２ライン分のデジタル画像データを１ラインずつ
   記憶するラインバッファ３とラインバッファ４と、上記
   ビットシフト回路から出力される１ライン分のビットシ
   フトデータの有効ビット数を検出する有効ビット検出器
   と、この有効ビット検出器から出力される有効ビット数
   をもとに上記ラインバッファ３に記憶されたデジタルデ
   ータの有効ビットを取り出し１次元の圧縮データを作り
   出すビットシフト・パッキング回路と、このビットシフ
   ト・パッキング回路から出力される圧縮データと上記有
   効ビット検出器からのデータを組み合わせ１組のファイ
   ルとする多重化回路と、上記ラインバッファ４のデータ
   を可逆圧縮する可逆圧縮回路１と、この可逆圧縮回路１
   から出力される圧縮データと上記多重化回路から出力さ
   れる圧縮データを切換えて出力するスイッチと、このス
   イッチから出力される圧縮データを外部に出力する出力
   端と、上記画像メモリからの画像データの読出し及び上
   記ビットシフト回路の動作、上記スイッチの動作を制御
   する制御回路を備えたことを特徴とする画像データ圧縮
   装置。