JPH0223723A - ディジタル・アナログ変換装置 - Google Patents
ディジタル・アナログ変換装置Info
- Publication number
- JPH0223723A JPH0223723A JP17450188A JP17450188A JPH0223723A JP H0223723 A JPH0223723 A JP H0223723A JP 17450188 A JP17450188 A JP 17450188A JP 17450188 A JP17450188 A JP 17450188A JP H0223723 A JPH0223723 A JP H0223723A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- signal
- bit
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 13
- 238000006243 chemical reaction Methods 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はディジタルＡＶ機器などに用いることのできる
ディジタル・アナログ変換装置に関するものである。
ディジタル・アナログ変換装置に関するものである。
従来の技術
従来の技術としては、第３図に示すようなパルス幅変調
によるディジタル・アナログ変換装置があった。以下、
図面を参照しながら、従来のディジタル・アナログ変換
装置について説明を行う。
によるディジタル・アナログ変換装置があった。以下、
図面を参照しながら、従来のディジタル・アナログ変換
装置について説明を行う。
第３図は従来のディジタル・アナログ変換装置の回路構
成を示すブロック図である。第３図において１１は入力
端子、１２は出力端子、１３は第１のカウンタ、１４は
第２のカウンタ、１５はフリップフロップ、１６はアナ
ログフィルタである。第２のカウンタ１４は標本化周期
Ｔｓ毎に入力端子１１から入力されたＮビットのデータ
をロードした直後に、標本化周波数ｆ、の２のＮ乗倍の
クロック周波数ｆ、２２Ｎでカウントを開始する。
成を示すブロック図である。第３図において１１は入力
端子、１２は出力端子、１３は第１のカウンタ、１４は
第２のカウンタ、１５はフリップフロップ、１６はアナ
ログフィルタである。第２のカウンタ１４は標本化周期
Ｔｓ毎に入力端子１１から入力されたＮビットのデータ
をロードした直後に、標本化周波数ｆ、の２のＮ乗倍の
クロック周波数ｆ、２２Ｎでカウントを開始する。
第１のカウンタ１３は、第２のカウンタ１４と同様に標
本化周期Ｔｓで入力端子１１から入力されたＮビットの
データをロードし、第２のカウンタのキャリー出力によ
りカウントを開始する。フリップフロップ１５は第２の
カウンタ１４のキャリー出力でセットされ、第１のカウ
ンタ１３のキャリー出力でリセットされる。この動作で
、フリップフロップ１５の出力にはパワー中心が等間隔
のパルス幅変調（以下ＰＷＭとする）信号が現れ、アナ
ログフィルタ１６により高域成分が除かれ、出力端手工
２より出力信号が取り出される。ただし、入力データは
オフセットバイナリ形式で与えられる。
本化周期Ｔｓで入力端子１１から入力されたＮビットの
データをロードし、第２のカウンタのキャリー出力によ
りカウントを開始する。フリップフロップ１５は第２の
カウンタ１４のキャリー出力でセットされ、第１のカウ
ンタ１３のキャリー出力でリセットされる。この動作で
、フリップフロップ１５の出力にはパワー中心が等間隔
のパルス幅変調（以下ＰＷＭとする）信号が現れ、アナ
ログフィルタ１６により高域成分が除かれ、出力端手工
２より出力信号が取り出される。ただし、入力データは
オフセットバイナリ形式で与えられる。
発明が解決しようとする課題
しかしながら、前述したディジタル・アナログ変換装置
では扱えるデータの語長が であり、実際にはカウンタの動作周波数ｆ０に制限があ
るため、データ語長も制限されるという問題点を有して
いた。
では扱えるデータの語長が であり、実際にはカウンタの動作周波数ｆ０に制限があ
るため、データ語長も制限されるという問題点を有して
いた。
本発明は、前記問題点に鑑みてなされたもので、入力デ
ータを新しいデータに変換することで、素子が動作する
最高周波数のクロックをｆ、（従来例のｆｏに相当する
）とすると、 となり、従来例に比べ、扱える語長が増加すると共に、
変換データをうまく選ぶことで、出力パルスの成分を高
くすることができ、アナログフィルタでの高域成分の除
去効果を高め、信号対雑音比の向上を図ることが可能な
ディジタル・アナログ変換装置を提供するものである。
ータを新しいデータに変換することで、素子が動作する
最高周波数のクロックをｆ、（従来例のｆｏに相当する
）とすると、 となり、従来例に比べ、扱える語長が増加すると共に、
変換データをうまく選ぶことで、出力パルスの成分を高
くすることができ、アナログフィルタでの高域成分の除
去効果を高め、信号対雑音比の向上を図ることが可能な
ディジタル・アナログ変換装置を提供するものである。
課題を解決するための手段
この目的を達成するために１本発明のディジタル会アナ
ログ変換装置は、標本化されたＮビットのデータを入力
し、入力されたデータを保持するデータ保持装置と、前
記データ保持装置の出力データを所定のデータに変換す
るデータ変換装置と、標本化周期毎に前記データ変換装
置の出力データをロードし、標本化周波数の２のＮ乗倍
のクロックでシフト動作するシフトレジスタと、前記シ
フトレジスタの出力信号をフィルタリングするアナログ
フィルタとより構成されている。
ログ変換装置は、標本化されたＮビットのデータを入力
し、入力されたデータを保持するデータ保持装置と、前
記データ保持装置の出力データを所定のデータに変換す
るデータ変換装置と、標本化周期毎に前記データ変換装
置の出力データをロードし、標本化周波数の２のＮ乗倍
のクロックでシフト動作するシフトレジスタと、前記シ
フトレジスタの出力信号をフィルタリングするアナログ
フィルタとより構成されている。
作用
本発明は上記構成とすることにより、入力データに応じ
た変換データをつくりだし、シフトレジスタによって変
換データを１ビツトずつ出力することで、扱えるデータ
語長を増加させると共に、出力信号の不要成分を高域に
持って行き、アナログフィルタによって高域成分を落き
し、信号対雑音比の向上が図れる。
た変換データをつくりだし、シフトレジスタによって変
換データを１ビツトずつ出力することで、扱えるデータ
語長を増加させると共に、出力信号の不要成分を高域に
持って行き、アナログフィルタによって高域成分を落き
し、信号対雑音比の向上が図れる。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。第１図は本発明の一実施例におけるディジタ
ル・アナログ変換装置のブロック図を示すものである。
説明する。第１図は本発明の一実施例におけるディジタ
ル・アナログ変換装置のブロック図を示すものである。
第１図において、１は入力端子、２は出力端子、３はデ
ータ保持装置、４はデータ変換装置、５はシフトレジス
タ、６はフィルタである。標本化されたＮビットのデー
タは入力端子１を介しデータ保持装置３に入力され、１
標本化時間、保持される。データ変換装置４はデータ保
持装置３の出力データを、例えば第２図に示すようなデ
ータに変換する。
ータ保持装置、４はデータ変換装置、５はシフトレジス
タ、６はフィルタである。標本化されたＮビットのデー
タは入力端子１を介しデータ保持装置３に入力され、１
標本化時間、保持される。データ変換装置４はデータ保
持装置３の出力データを、例えば第２図に示すようなデ
ータに変換する。
データ変換装置４の出力は、標本化周期Ｔｓ＝１／ｆ、
毎にシフトレジスタ５にロードされた後、標本化周波数
ｆ、の２の乗倍の周波数ｆ、＊２Ｎでで１ビツトずつ出
力される。
毎にシフトレジスタ５にロードされた後、標本化周波数
ｆ、の２の乗倍の周波数ｆ、＊２Ｎでで１ビツトずつ出
力される。
シフトレジスタ５の出力はフィルタ６を介して高域成分
が取り除かれ、出力端子２から信号が取り出される。
が取り除かれ、出力端子２から信号が取り出される。
ここで、第２図は４ビツト入力を例にとったものであり
、縦は入力データ、横は変換データがシフトレジスタ５
によってシリアルデータに変換されたときのデータ列を
表している。
、縦は入力データ、横は変換データがシフトレジスタ５
によってシリアルデータに変換されたときのデータ列を
表している。
発明の効果
本発明は、標本化されたＮビットのデータを入力し、入
力されたデータを保持するデータ保持装置と、前記デー
タ保持装置の出力データを所定のデータに変換するデー
タ変換装置と、標本化周期毎に前記データ変換装置の出
力データをロードし、標本化周波数の２のＮ乗倍のクロ
ックでシフト動作するシフトレジスタと、前記シフトレ
ジスタの出力信号をフィルタリングするアナログフィル
タを備え、前記フィルタの信号出力端子から出力を取り
出すようにしたことで、扱えるデータ語長を増加させ、
出力パルスのスペクトルを高域に持つて行くことで、 信号対雑音比を向上させることが できる。
力されたデータを保持するデータ保持装置と、前記デー
タ保持装置の出力データを所定のデータに変換するデー
タ変換装置と、標本化周期毎に前記データ変換装置の出
力データをロードし、標本化周波数の２のＮ乗倍のクロ
ックでシフト動作するシフトレジスタと、前記シフトレ
ジスタの出力信号をフィルタリングするアナログフィル
タを備え、前記フィルタの信号出力端子から出力を取り
出すようにしたことで、扱えるデータ語長を増加させ、
出力パルスのスペクトルを高域に持つて行くことで、 信号対雑音比を向上させることが できる。
のディジタル・アナログ変換装置のブロック図。
１・・・・・・入力端子、 ２・・・・・・出力端子
、 ３・・・・・・データ保持装置、 ４・・・・
・・データ変換装置、 ５・・・・・・シフトレジス
タ、 ６・・・・・・フィルタ。
、 ３・・・・・・データ保持装置、 ４・・・・
・・データ変換装置、 ５・・・・・・シフトレジス
タ、 ６・・・・・・フィルタ。
Claims (1)
- 標本化されたＮビットのデータを入力し、入力されたデ
ータを保持するデータ保持装置と、前記データ保持装置
の出力データを所定のデータに変換するデータ変換装置
と、標本化周期毎に前記データ変換装置の出力データを
ロードし、標本化周波数の２のＮ乗倍のクロックでシフ
ト動作するシフトレジスタと、前記シフトレジスタの出
力信号をフィルタリングするアナログフィルタとを備え
たことを特徴とするディジタル・アナログ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17450188A JPH0223723A (ja) | 1988-07-13 | 1988-07-13 | ディジタル・アナログ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17450188A JPH0223723A (ja) | 1988-07-13 | 1988-07-13 | ディジタル・アナログ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0223723A true JPH0223723A (ja) | 1990-01-25 |
Family
ID=15979605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17450188A Pending JPH0223723A (ja) | 1988-07-13 | 1988-07-13 | ディジタル・アナログ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0223723A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5883393A (ja) * | 1981-11-09 | 1983-05-19 | Yokogawa Hokushin Electric Corp | シフトレジスタ |
| JPS5916446A (ja) * | 1982-04-22 | 1984-01-27 | シ−メンス・アクチエンゲゼルシヤフト | 情報テレグラム伝送システム |
| JPS6235709A (ja) * | 1985-08-09 | 1987-02-16 | Hitachi Ltd | デジタル回路 |
-
1988
- 1988-07-13 JP JP17450188A patent/JPH0223723A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5883393A (ja) * | 1981-11-09 | 1983-05-19 | Yokogawa Hokushin Electric Corp | シフトレジスタ |
| JPS5916446A (ja) * | 1982-04-22 | 1984-01-27 | シ−メンス・アクチエンゲゼルシヤフト | 情報テレグラム伝送システム |
| JPS6235709A (ja) * | 1985-08-09 | 1987-02-16 | Hitachi Ltd | デジタル回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2724489B2 (ja) | データ変換システムおよび方法 | |
| US4588979A (en) | Analog-to-digital converter | |
| US5191331A (en) | Sigma-delta modulator for a D/A converter with pseudorandom jitter signal insertion | |
| JP2998551B2 (ja) | 回路領域の少ないディジタル積分器およびそれを用いたアナログ・ディジタル変換器 | |
| JPS5793726A (en) | A/d converter | |
| US9391634B1 (en) | Systems and methods of low power decimation filter for sigma delta ADC | |
| US5613008A (en) | Hearing aid | |
| JP2002076898A (ja) | ノイズシェーパ | |
| Friedman et al. | A dual-channel voice-band PCM codec using Sigma Delta modulation technique | |
| JPH0223723A (ja) | ディジタル・アナログ変換装置 | |
| JPS6222289B2 (ja) | ||
| JPH1075267A (ja) | 疑似ｇｍｓｋ変調装置 | |
| US4382285A (en) | Filter for binary data with integral output amplitude multiplier | |
| JP3113525B2 (ja) | Ａ／ｄ変換器 | |
| JP3258938B2 (ja) | デシメーションフィルタ | |
| JPH0295024A (ja) | マルチプレクサ付σ△変調形ａ／ｄ変換器 | |
| JPH036921A (ja) | データ語から成るデイジタル信号をパルス幅変調されたアナログ信号に変換する方法およびデイジタル／アナログ変換器 | |
| JPH02270420A (ja) | ｎ倍オーバーサンプリング形ＰＣＭ―ＰＷＭ変換器の入力同期回路 | |
| JPH06104943A (ja) | 四相位相変調装置 | |
| JP2525218B2 (ja) | 積分回路 | |
| JPS6290017A (ja) | デイジタルロ−ルオフフイルタ | |
| JPH06244733A (ja) | デシメーションフィルタ | |
| JPS60191523A (ja) | デイジタル−アナログ変換器 | |
| JPH04160822A (ja) | Ｄ／ａ変換装置 | |
| JPH04349709A (ja) | Ａ／ｄ変換回路 |