JPH02236756A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH02236756A
JPH02236756A JP1058976A JP5897689A JPH02236756A JP H02236756 A JPH02236756 A JP H02236756A JP 1058976 A JP1058976 A JP 1058976A JP 5897689 A JP5897689 A JP 5897689A JP H02236756 A JPH02236756 A JP H02236756A
Authority
JP
Japan
Prior art keywords
error
error information
diagnostic
attention
diagnostic processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1058976A
Other languages
English (en)
Inventor
Susumu Yoshino
進 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1058976A priority Critical patent/JPH02236756A/ja
Publication of JPH02236756A publication Critical patent/JPH02236756A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置に利用する。特に、記憶装置の
エラー制御手段に関する。
〔概要〕
本発明は、記憶装置で発生したエラーの処理手段に右い
て、 同種エラーの繰返し回数が所定回数に達すると、診断手
段に対してこのエラーの処理を禁止することにより、 診断手段のサービスの向上を図ることができるようにし
たものである。
〔従来の技術〕
従来例を第2図に示す。第2図では記憶装置の中から抽
出したエラー検出、報告、保持ブロック10を示し、こ
のエラー検出、報告、保持ブロック10は診断プロセッ
サ21に接続される。この診断プロセッサ2lはいわゆ
るサービスプロセッサでもよい。エラー検出回路22は
シンドロームなどのエラー症状信号201を入力し、エ
ラーを検出するとエラー情報保持回路23にエラー情報
202を送り、そのまま診断プロセッサ21にエラー検
出信号203を送る。その後に診断プロセッサ21から
のエラー情報保持回路読出指令信号204に応じてエラ
ー情報保持回路23に保持されたエラー情報205が診
断プロセッサ21に送られる。
〔発明が解決しようとする問題点〕
このような従来例では、エラー検出がそのままエラー報
告になるので、例えばEDAC (2ビットエラー検出
、1ビットエラー訂正)手段を持つ記憶装置で1ビット
エラーが多発、連発した場合に(これは大いにありうる
)、故障した記憶チップを交換しない限りエラーはなく
ならない。このような状態では、エラー検出からエラー
保持情報送出のサイクルを繰返すことになり、他の重要
な仕事がある診断プロセッサ21はこの1ビットエラー
処理のみで占用され、サービスが滞る欠点がある。ここ
で、故障チップを指摘するためのエラー情報として、1
ビットエラーに関していえば、数個のエラー情報があれ
ば周知の技術によって故障チップを指摘することができ
る。
本発明はこのような欠点を除去するもので、診断プロセ
ッサを有効に運用することができる手段を有する情報処
理装置を提供することを目的とする。
〔問題点を解決するための手段〕
本発明は、記憶装置に発生したエラー症状情報に基づき
エラー情報を生成する検出手段と、このエラー情報を一
時記憶する保持手段と、この保持手段に指令を与えてこ
の保持手段に一時記憶されたエラー情報を抽出し、この
抽出したエラー情報を診断する診断手役とを備えた情報
処理装置において、上記検出手段で生成されるエラー情
報の生成回数を計数する計数手段と、あらかじめ設定さ
れた所望値にこの計数手段で計数されたエラー情報の生
成回数が達した後は上記診断手段によるエラー情報の抽
出を禁止する制御手段とを備えたことを特徴とする。
〔作用〕
記憶装置は診断プロセッサへのアテンション信号送出に
際して、エラー検出回数を計数値が所定値に達するまで
または診断プロセッサから指示されるアテンション抑止
信号が到着するまでは、アテンション信号を送出するが
、所定値に達した後またはアテンション抑止信号到着以
後は、アテンション信号の送出を抑えるように動作する
。この所定値は外部装置により任意に設定可能である。
〔実施例〕
以下、本発明の一実施例を図面に基づき説明する。第1
図は、この実施例の構成を示すブロック構成図である。
この実施例は、第1図に示すように、診断プロセッサ1
1と、エラー検出、報告、保持回路ブロック10とを備
え、このエラー検出、報告、保持回路ブロック10は、
エラー検出回路12と、エラー情報保持回路13と、ア
テンション送出制御回路l4と、カウンタ回路15とを
備える。ここで、診断プロセッサ11は、いわゆるサー
ビスプロセッサでもよい。
すなわち、この実施例は、記憶装置に発生したエラー症
状情報に基づきエラー情報を生成する検出手段であるエ
ラー検出回路12と、このエラー情報を一時記憶する保
持手段であるエラー情報保持回路13と、この保持手段
に指令を与えてこの保持手段に一時記憶されたエラー情
報を抽出し、この抽出したエラー情報を診断する診断手
段である診断プロセッサ11とを備え、さらに、本発明
の特徴とする手段として、上記検出手段で生成されるエ
ラー情報の生成回数を計数する計数手役であるカウンタ
回路15と、あらかじめ設定された所望値にこの計数手
段で計数されたエラー清報の生成回数が達した後は上記
診断手役によるエラー情報の抽出を禁止する制御手役で
あるアテンション送出制御回路14とを備える。
次に、この実施例の動作を説明する。
エラー検出回路12はシンドロームなどのエラー症状信
号101を人力し、エラーを検出するとエラー情報保持
回路13にエラー情報102を送り、一方、アテンショ
ン送出制御回路14とカウンタ回路15とにエラー検出
信号103を送る。エラー情報保持回路13はエラー情
報102を人力し、エラー情報102を保持し、診断プ
ロセッサ11からのエラー情報保持回路読出指令信号1
05が送られてきるとエラー保持情報106を診断プロ
セッサ11に送る。カウンタ回路15はエラー検出信号
103を人力し、例えばエラー検出信号103が入力さ
れるごとにカウントアップするカウンタであり、そのカ
ウンタ値107をアテンション送出制御回路14に送る
。アテンション送出制御回路14はエラー検出信号10
3 とカウンタ値107およびアテンション抑止信号1
08および所定値設定信号109を入力し、必要に応じ
てエラーアテンション信号104を診断プロセッサ11
へ送る。アテンション送出制御回路14はあらかじめ診
断プロセッサ11からの所定値設定信号109により所
定値が設定されており、エラー検出信号103を受け取
ったときにカウンタ値が所定値に達しているか否かを判
別し、達していないかもし《はアテンション抑止信号1
08が到着していなければ、エラーアテンション信号1
04を送る。一方、達しているかもしくは到着していれ
ば、エラーアテンション4M 号10 4を送らない。
エラーアテンション信号104を受取った診断プロセッ
サ1lはエラー情報保持回路読出指令信号105を送り
、エラー情報保持回路13からエラー保持情報106を
受ける。なお、アテンション送出制御回路140所定値
は所定値設定信号109により所望値に設定可能である
が、中央処理装置などからの装置からも周知の技術で設
定することもできる。
〔発明の効果〕
本発明は、以上説明したように、診断プロセッサへのエ
ラーアテンション信号送出に際してエラー検出回数を計
数するカウンタのカウンタ値が可変設定できる所定値に
達するまでまたは診断プロセッサから指示されるアテン
ション抑止信号が到着するまではエラーアテンション信
号を送出するが、所定値に達した後またはアテンション
抑止信号到着以後はエラーアテンション信号の送出を抑
えるので、EDAC手段を持つ記憶装置で1ビットエラ
ーが多発、連発したような場合に、1ビットエラー処理
のみで診断プロセッサを占用することなく診断プロセッ
サに本来のサービスを提供させることができる効果があ
る。
【図面の簡単な説明】
第1図は本発明実施例の構成を示すブロック構成図。 第2図は従来例の構成を示すブロック構成図。 10, 20・・・エラー検出、報告、保持回路ブロッ
ク、11、21・・・診断プロセッサ、12、22・・
・エラー検出回路、13、23・・・エラー情報保持回
路、14・・・アテンション送出制御回路、15・・・
カウンタ回路。 第1図 従来例の構成 箪2図

Claims (1)

  1. 【特許請求の範囲】 1、記憶装置に発生したエラー症状情報に基づきエラー
    情報を生成する検出手段と、 このエラー情報を一時記憶する保持手段と、この保持手
    段に指令を与えてこの保持手段に一時記憶されたエラー
    情報を抽出し、この抽出したエラー情報を診断する診断
    手段と を備えた情報処理装置において、 上記検出手段で生成されるエラー情報の生成回数を計数
    する計数手段と、 あらかじめ設定された所望値にこの計数手段で計数され
    たエラー情報の生成回数が達した後は上記診断手段によ
    るエラー情報の抽出を禁止する制御手段と を備えたことを特徴とする情報処理装置。
JP1058976A 1989-03-10 1989-03-10 情報処理装置 Pending JPH02236756A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1058976A JPH02236756A (ja) 1989-03-10 1989-03-10 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1058976A JPH02236756A (ja) 1989-03-10 1989-03-10 情報処理装置

Publications (1)

Publication Number Publication Date
JPH02236756A true JPH02236756A (ja) 1990-09-19

Family

ID=13099881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1058976A Pending JPH02236756A (ja) 1989-03-10 1989-03-10 情報処理装置

Country Status (1)

Country Link
JP (1) JPH02236756A (ja)

Similar Documents

Publication Publication Date Title
GB1585598A (en) Control circuit for a speech recorder connected to a microphone
TW410289B (en) Digital circuit using memory for monitoring signals for occurrences of predefined breakpoint conditions
JPH02236756A (ja) 情報処理装置
US2730700A (en) Error avoidance system for information handling machines
US5774482A (en) Apparatus and method for processing errors associated with data transfers in a computer
JPS6253860B2 (ja)
JPH0227444A (ja) 記憶装置
JP2804406B2 (ja) パルス測定装置
JPS6051141B2 (ja) プログラム暴走検出方式
JPS5690500A (en) Semiconductor memory device
JPH0273441A (ja) 記憶装置のエラー制御回路
JPH01283641A (ja) 割込み制御装置
JP2855768B2 (ja) メッセージ転送試験方法
JPH01219934A (ja) 記憶装置
JPH0331953A (ja) 情報処理装置
JPH0713883A (ja) バスアダプタ装置
JPH0351936A (ja) 入出力制御システム
JPH05160811A (ja) データ転送方式
JPH01305797A (ja) 信号伝送装置
JPH0283646A (ja) メモリエラー監視回路
JPH01286062A (ja) 情報監視回路
JPH03166626A (ja) 情報処理装置
JPH0512046A (ja) 情報処理装置
JPH05298189A (ja) 情報処理装置
JPS6180427A (ja) 情報処理装置