JPH02235640A - ビデオインターフェース回路 - Google Patents
ビデオインターフェース回路Info
- Publication number
- JPH02235640A JPH02235640A JP1055299A JP5529989A JPH02235640A JP H02235640 A JPH02235640 A JP H02235640A JP 1055299 A JP1055299 A JP 1055299A JP 5529989 A JP5529989 A JP 5529989A JP H02235640 A JPH02235640 A JP H02235640A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- mask
- pll
- pll block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 7
- 230000001360 synchronised effect Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔産業上の利用分野１
本発明は、ＣＲＴの画像をビデオインターフ工ースによ
り，ハードコピーを得るハードコピー装置に関する．
り，ハードコピーを得るハードコピー装置に関する．
ＣＲＴのビデオインターフェースにおいて、画像信号を
サンプリングするビデオクロツクは、水平同期信号をリ
ファレンスしたＰＬＬ回路を構成することにより得られ
る． 本発明は、垂直同期付近の水平同期信号に対してマスク
をかけ、かつ，そのマスクの幅をＰＬＬのエラー信号を
検出することにより自動的に設定できるようにした． ［従来の技術１ 従来垂直同期信号付近のマスク回路の構成は、水平同期
信号のエッジを利用して，さまざまなタイミングパルス
をつくり、マスク信号としていた， また、ＰＬＬの比較有効範囲をパラメータとしてＣＲＴ
ごとに保有して定める方式をとっていた． 〔発明が解決しようとする課題〕 水平同期信号は、ＣＲＴの仕様により垂直同期信号近傍
においては等化バルスが含まれていたり、極性を反転す
ることによって立上り立下りエッジの位相がシフトした
りして、各種まちまちである．等化バルス等を含む水平
同期信号を、そのままＰＬＬに入力すると，大きな位相
誤差電圧が発生し、ビデオクロックの周波数が変動して
しまう． 従来のように、さまざまなタイミングパルスを利用する
方法は、検証が複雑になり、かつ，すべてのタイミング
パルスによりカバーすることができなかった．また、パ
ラメータとして保有する方式は才ベレーションがふえ好
ましくない５従って、本発明の目的は、垂直同期付近の
仕様に無関係にマスク回路を構成し、かつ、簡便な手段
でもってマスク幅を自動的に設定することにある． 〔課題を解決するための手段｝ 上記課題を解決する為、本発明においては垂直同期部近
傍でパルス幅を任意に設定できる同期部拡大回路をもう
け、さらに、ＰＬＬブロンクの位相差信号を検出して．
ｃｐｕから位相ズレを判断できるエラー検出回路をもう
けた． 〔作用］ エラー検出回路により、位相差が発生した場合は、垂直
同期部のパルス幅を水平同期信号の１周期分、順次拡大
していく。垂直同期付近の等化バルス等の影響がな《な
れば、エラー検出回路の位相差は発生しなくなり、この
状態で画像信号のサンプリングを行う． ［実施例１ 第１図は、本発明にかかるブロック図である．ａはＶＤ
（垂直同期信号）を基準にした同期部拡大回路である．
ｂはＨＤ（水平同期信号）と、ＰＬＬブロックＣで作ら
れた比較信号ｇをマスクするマスク回路である．ｄは、
ＰＬＬブロックから出力される位相差信号ｈを検出する
エラー検出回路である．ＰＬＬブロックＣは，フェーズ
ディテクク、ローパスフィルタ、電圧制御発振器，分周
器等からなり、ビデオクロツク１を出力する．第２図は
第１図のタイミングチャートである．図面においてＨＤ
信号にｊで示した点線部が等化バルスの例である．ＨＤ
信号に等化パルスが含まれたままＰＬＬブロックに入力
されると、水平周期の１／２相当の位相差が発生しｅ信
号となる．ＣＰＵはＶＤの立上りからＫ時間経過した後
、ｅ信号を観測する、この場合，ｅ信号のｅポイントは
ｒＨ」のため、同期拡大回路ａに対して、パルス幅を拡
大したパラメータを設定する．ｆ信号のパルス幅はＮ１
〜Ｎ２で与えられる， ｆ信号が「Ｌ」の時、水平同期信号をマスクする様にマ
スク回路ｂは動作し、ＰＬＬブロックＣの信号は第２図
Ｒの様になる．この場合、等化パルスの影響はなくなり
、ＰＬＬは完全にロックする．その結果、ｅ信号はｅ信
号′の様に常時ｒＬＪとなり、βポイントの判定は「Ｌ
」となるため、ＣＰＵは補正を終了する． 〔発明の効果］ 本発明により、垂直同期付近の水゜平同期信号の各種仕
様に対して影響を受けることなく、完全なＰＬＬのロッ
クが得られ、ＣＲＴの画像信号のハードコピーは良好と
なる．また，マスク信号の形態をＣＲＴの機種．仕様に
応じて登録する必要がなくなる．
サンプリングするビデオクロツクは、水平同期信号をリ
ファレンスしたＰＬＬ回路を構成することにより得られ
る． 本発明は、垂直同期付近の水平同期信号に対してマスク
をかけ、かつ，そのマスクの幅をＰＬＬのエラー信号を
検出することにより自動的に設定できるようにした． ［従来の技術１ 従来垂直同期信号付近のマスク回路の構成は、水平同期
信号のエッジを利用して，さまざまなタイミングパルス
をつくり、マスク信号としていた， また、ＰＬＬの比較有効範囲をパラメータとしてＣＲＴ
ごとに保有して定める方式をとっていた． 〔発明が解決しようとする課題〕 水平同期信号は、ＣＲＴの仕様により垂直同期信号近傍
においては等化バルスが含まれていたり、極性を反転す
ることによって立上り立下りエッジの位相がシフトした
りして、各種まちまちである．等化バルス等を含む水平
同期信号を、そのままＰＬＬに入力すると，大きな位相
誤差電圧が発生し、ビデオクロックの周波数が変動して
しまう． 従来のように、さまざまなタイミングパルスを利用する
方法は、検証が複雑になり、かつ，すべてのタイミング
パルスによりカバーすることができなかった．また、パ
ラメータとして保有する方式は才ベレーションがふえ好
ましくない５従って、本発明の目的は、垂直同期付近の
仕様に無関係にマスク回路を構成し、かつ、簡便な手段
でもってマスク幅を自動的に設定することにある． 〔課題を解決するための手段｝ 上記課題を解決する為、本発明においては垂直同期部近
傍でパルス幅を任意に設定できる同期部拡大回路をもう
け、さらに、ＰＬＬブロンクの位相差信号を検出して．
ｃｐｕから位相ズレを判断できるエラー検出回路をもう
けた． 〔作用］ エラー検出回路により、位相差が発生した場合は、垂直
同期部のパルス幅を水平同期信号の１周期分、順次拡大
していく。垂直同期付近の等化バルス等の影響がな《な
れば、エラー検出回路の位相差は発生しなくなり、この
状態で画像信号のサンプリングを行う． ［実施例１ 第１図は、本発明にかかるブロック図である．ａはＶＤ
（垂直同期信号）を基準にした同期部拡大回路である．
ｂはＨＤ（水平同期信号）と、ＰＬＬブロックＣで作ら
れた比較信号ｇをマスクするマスク回路である．ｄは、
ＰＬＬブロックから出力される位相差信号ｈを検出する
エラー検出回路である．ＰＬＬブロックＣは，フェーズ
ディテクク、ローパスフィルタ、電圧制御発振器，分周
器等からなり、ビデオクロツク１を出力する．第２図は
第１図のタイミングチャートである．図面においてＨＤ
信号にｊで示した点線部が等化バルスの例である．ＨＤ
信号に等化パルスが含まれたままＰＬＬブロックに入力
されると、水平周期の１／２相当の位相差が発生しｅ信
号となる．ＣＰＵはＶＤの立上りからＫ時間経過した後
、ｅ信号を観測する、この場合，ｅ信号のｅポイントは
ｒＨ」のため、同期拡大回路ａに対して、パルス幅を拡
大したパラメータを設定する．ｆ信号のパルス幅はＮ１
〜Ｎ２で与えられる， ｆ信号が「Ｌ」の時、水平同期信号をマスクする様にマ
スク回路ｂは動作し、ＰＬＬブロックＣの信号は第２図
Ｒの様になる．この場合、等化パルスの影響はなくなり
、ＰＬＬは完全にロックする．その結果、ｅ信号はｅ信
号′の様に常時ｒＬＪとなり、βポイントの判定は「Ｌ
」となるため、ＣＰＵは補正を終了する． 〔発明の効果］ 本発明により、垂直同期付近の水゜平同期信号の各種仕
様に対して影響を受けることなく、完全なＰＬＬのロッ
クが得られ、ＣＲＴの画像信号のハードコピーは良好と
なる．また，マスク信号の形態をＣＲＴの機種．仕様に
応じて登録する必要がなくなる．
第１図は、本発明にかかるブロック図である．第２図は
、タイミングチャートである．同期部拡大回路 マスク回路 ＰＬＬブロック エラー検出回路 以上 出願人 セイコー電子工業株式会社
、タイミングチャートである．同期部拡大回路 マスク回路 ＰＬＬブロック エラー検出回路 以上 出願人 セイコー電子工業株式会社
Claims (1)
- 垂直同期信号を基準にして前後を拡大した同期部拡大回
路と前記同期部拡大回路からの信号を利用して、同期し
て入力される水平同期信号とＰＬＬブロックで作られた
比較信号に対してマスクをかけるマスク回路と水平同期
信号を受け、ビデオクロック信号を出力するＰＬＬブロ
ックと該ＰＬＬブロックから発生する位相差信号の有無
を検出するエラー検出回路とからなり該エラー検出回路
の出力信号により、前記同期部拡大回路のパルス幅を制
御することを特徴とするＣＲＴハードコピー装置のビデ
オインターフェース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1055299A JPH02235640A (ja) | 1989-03-08 | 1989-03-08 | ビデオインターフェース回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1055299A JPH02235640A (ja) | 1989-03-08 | 1989-03-08 | ビデオインターフェース回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02235640A true JPH02235640A (ja) | 1990-09-18 |
Family
ID=12994696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1055299A Pending JPH02235640A (ja) | 1989-03-08 | 1989-03-08 | ビデオインターフェース回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02235640A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9092351B2 (en) | 2008-02-26 | 2015-07-28 | International Business Machines Corporation | Creating a dynamic address translation with translation exception qualifier |
-
1989
- 1989-03-08 JP JP1055299A patent/JPH02235640A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9092351B2 (en) | 2008-02-26 | 2015-07-28 | International Business Machines Corporation | Creating a dynamic address translation with translation exception qualifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3521206B2 (ja) | 液晶表示素子の位相周波数検出回路 | |
| JPH02235640A (ja) | ビデオインターフェース回路 | |
| JPH11355603A (ja) | 水平同期検出回路 | |
| JPS62175073A (ja) | テレビジヨン信号のフレ−ム検出回路 | |
| JP2002006823A (ja) | ディスプレイ装置 | |
| JPH048082A (ja) | ハードコピー装置 | |
| JP2713063B2 (ja) | デジタル画像生成装置 | |
| JPH0528849Y2 (ja) | ||
| JPH0218636B2 (ja) | ||
| JPH11119187A (ja) | 液晶表示素子の位相差検出回路 | |
| JPH05102953A (ja) | ビツト同期装置 | |
| JPH0335675A (ja) | ビデオ信号のｐｌｌ回路 | |
| JPH0136751B2 (ja) | ||
| JPH01289378A (ja) | クランプ回路 | |
| JPH0318182A (ja) | ビデオデジタイズ装置 | |
| JPH07226860A (ja) | Ｐｌｌ回路 | |
| JPH07142999A (ja) | Ｐｌｌ回路 | |
| JPH04354267A (ja) | 衛星放送利用の同報通信における画像系同期信号の分離方式 | |
| JP2002354288A (ja) | 映像表示装置 | |
| JPS5918894B2 (ja) | デジタル位相同期回路 | |
| JPH09145868A (ja) | 時計装置 | |
| JPH03250976A (ja) | 画像プリンタの同期信号処理回路 | |
| JP2000115580A (ja) | 疑似パルス除去回路、電子機器および疑似パルス除去方法 | |
| JPS63306717A (ja) | Ｐｌｌ回路 | |
| JPH05308545A (ja) | 同期信号分離器 |