JPH02233264A - サーマルヘッドモジュール - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明はサーマルヘッドプリンタに用いられるサーマ
ルヘッドモジュールに関し、特に、サーマルヘッドドラ
イバ集積回路（以下ドライバＩＣと略称する）を基板上
に実装したサーマルヘッドモジュールの電極構造に関す
る。

［従来の技術］ 第９図は従来のサーマルへッドモジュールの典型的な一
例の構成を示す平面図である。第１０図は第９図に示さ
れるサーマルヘッドモジュールのＸ−Ｘ方向矢視断面図
である。第９図および第１０図を参照して従来のサーマ
ルへッドモジュールは、長方形の表面と所定の厚さとを
有するセラミック等からなる絶縁性のサーマルヘッド基
板１０と、サーマルヘッド基板１０の表面上の一部にサ
ーマルヘッド基板１０の長さ方向（矢印Ｘの方向で示さ
れる。以後これを主走査方向と呼ぶ）に延在し、盛り上
がるように形成されたガラス状のグレーズ層１２と、グ
レーズ層１２の一方側とサーマルヘッド基板１０の長辺
との間およびサーマルヘッド基板１０の２つの短辺に沿
って、サーマルヘッド基板１０上に形成された共通抵抗
電極１４と、グレーズ層１２の他方側に設けられた複数
個のドライバＩＣ１６ａ〜１６ｎと、複数個のドライバ
ＩＣ１６ａ〜１６ｎと共通抵抗電極１４との間のグレー
ズ層１２上に、副走査方向（矢印ｙで示される）に延在
して形成され、主走査方向Ｘに横に順に配列された複数
個の条片電極１８と、各ドライバＩＣに必要な信号を供
給するための入出力電極部２０とを含む。

共通抵抗電極１４は、窒化タンタル（Ｔ　ａ　Ｎ）等に
より形成された抵抗膜２２（第１０図参照）と、抵抗膜
２２上にニッケル（Ｎｉ）、アルミニウム（Ａｕ）、ア
ルミニウムシリコン合金（ＡｍＳｉ）等の薄膜で形成さ
れた共通抵抗電極膜２４と、共通抵抗電極膜２４上に低
抵抗化のための配線として形成された銀ペースト厚膜２
６とを含む。

特に、第１０図を参照して条片電極１８は、グレーズ層
１２上にＴａＮ等で形成された抵抗膜２８と、抵抗膜２
８上にＮｉ，Ａ見、Ａ辻Ｓｉ等の薄膜で形成された条片
電極膜３０とを含む。各条片電極膜３０の所定の部分は
不連続となっており、発熱抵抗部３２が形成されている
。発熱抵抗部３２および共通抵抗電極１４を覆うように
サイアロン層３４が設けられる。またサイアロン層３４
の、共通抵抗電極１４上の部分を覆うようにソルダレジ
スタ層３６が形成される。さらに、グレーズ層１２上の
サイアロン層３４の端部を覆うようにソルダレジスト層
３８が形成される。

入出力電極部２０は、複数のドライバＩＣ１６ａ〜１６
ｎのうち先頭（第９図における左端）のドライバーＣ１
６ａに、発熱抵抗部３２を駆動するための各種の信号入
力をするための信号入力電極４０と、各ドライバーＣ１
６ａ　〜１６ｎに１つずつ設けられ、各ドライバーＣ１
６ａ〜１６ｎに駆動用の電源を供給するための複数の電
源電極４２と、各ドライバＩＣに含まれるドライバ部用
の複数のドライバ部接地電極４４と、各ドライバーＣに
含まれる制御部用の複数の制御部接地電極４６と、最後
（第９図における最右端）のドライバＩＣ１６ｎからの
出力データ用の出力電極４８と、隣接するドライバＩＣ
（たとえばドライバーＣＩ６ｍとドライバーＣ１６ｎ）
を接続して、各ドライバＩＣ１６ａ〜１６ｎを駆動する
ための信号をドライバＩＣ間に伝達するためのドライバ
ＩＣ接続用電極５０とを含む。入出力電極部２０に含ま
れる各電極はいずれも、サーマルヘッド基板１０上にＴ
ａＮ等で形成された抵抗膜５２と、抵抗膜５２上にＮｉ
ＳＡＩＪまたはＡＩＩＳｉ等の薄膜により形成された電
極膜５４と、電極膜５４上にメッキ等により形成された
金薄膜層５６とを含む。また金薄膜層５６の端部は、保
護のためのソルダレジスト層５８により覆われる。

信号入力電極４０は、ドライバーＣ１６ａの信号入力端
子６０に接続される。各電源電極４２は、各ドライバＩ
Ｃの電源端子６２に接続される。各ドライバ部接地電極
４４は、各ドライバＩＣのドライバ部接地端子６４に接
続される。各制御部接地電極４６は、各ドライバＩＣの
制御部接地端子６６に接続される。出力電極４８は、ド
ライバーＣ１６ｎの出力端子６８に接続される。

また各ドライバーＣ１６ａ〜１６ｎの発熱抵抗部駆動端
子７０は、各々別々の条片電極１８のー端に接続される
。各条片電極１８の他端は共通抵抗電極膜２４に接続さ
れる。さらに共通抵抗電極膜２４の、入出力電極部２０
に隣接した部分には金メッキが施され、共通抵抗電極接
地電極７２が形成される。各ドライバーＣ１６ａ〜１６
ｎのドライバＩＣ接続用出力端子７４と、隣接するドラ
イバＩＣのドライバＩＣ接続用入力端子７６とが、ドラ
イバＩＣ接続用電極５０によって接続される。

第９図において、条片電極１８はサーマルヘッド基板１
０の両端のみ図示され、途中については省略されている
。しかし条片電極１８は、省略された部分においても規
則正しく設けられている。

したがって発熱抵抗部３２も、グレーズ層１２上に直線
状の配列をなして多数設けられている。

また、入出力電極部２０内の各電極、および共通抵抗電
極接地電極７２は、第１１図および第１２図に示される
多層ＦＰＣ　（ＦｌｅｘｉｂｌｅＰｒｉｎｔｅｄ　　Ｃ
ｉｒｃｕｉｔ）７８およびインタフェースコネクタ８０
により、外部の回路に接続されている。なお、各ドライ
バＩＣに接続される電極の数は、使用されるドレイバＩ
Ｃの種類によって様々なものとなる。

次に、上述の構成を有する従来のサーマルへッドモジュ
ールの動作が第９図および第１０図を参照して説明され
る。発熱抵抗部３２の上方には、感熱記録紙が発熱抵抗
部３２に近接して置かれている。各ドライバＩＣ１６ａ
〜１６ｎの電源電極４２には、各々のドライバＩＣ１６
ａ〜１６ｎを動作させるための電源電圧が供給される。

ドライバＩＣ１６ａの信号入力電極４０には、感熱記録
紙上に記録されるべき画像情報を表わすデータ信号や、
各ドライバＩＣ１６ａ〜１６ｎの動作を制御するための
アウトプットイネーブル信号やクロック信号、各ドライ
バＩＣ１６ａ〜１６ｎがデータ信号から必要な情報を取
出すためのタイミングを定めるストローブ信号等が外部
回路から入力さされる。信号入力電極４０に入力された
各信号は、ドライバＩＣ接続用電極５０を介して各ドラ
イバＩＣ１６ａ〜１６ｎに伝達される。各ドライバＩＣ
１６ａ〜１６ｎは、各々に接続されている各発熱駆動部
３２を駆動するための情報をデータ信号から取出す。そ
して、各ドライバＩＣ１６ａ〜１６ｎはデータ信号によ
って選択された発熱抵抗部３２を加熱するために、選択
された発熱抵抗部３２に接続されている条片電極１８に
パルス電流を送出する。

パルス電流は条片電極１８を通り、共通抵抗電極膜２４
に流入する。このとき、発熱抵抗部３２においては条片
電極膜３０か不連続になっている。

そのためパルス電流は発熱抵抗部３２においては抵抗膜
２８を流れる。抵抗膜２８においては、上述のパルス電
流によってジュール熱が発生する。

そのため、この発熱抵抗部３２に近接した部分の感熱記
録紙上には、このジュール熱によってドットが形成され
る。またパルス電流が与えられなかった発熱抵抗部３２
に近接した部分の感熱記録紙上には、ドットは形成され
ない。発熱抵抗部３２は主走査方向Ｘの直線上に多数配
置されている。

したがって、感熱記録紙上には主走査方向の１ライン分
の画像が形成される。

最右端のドライバーＣ１６ｎは、この主走査方向の１ラ
イン分の画像の形成が終了すると、出力電極４８に画像
形成の終了を示す信号を送出する。

そして外部の回路はこの画像形成の終了を示す信号を検
出すると、図示されない用紙送り装置によって感熱記録
紙を第９図の副走査方向ｙに画像１ライン分に相当する
距離だけ移動させる。そして次の主走査方向Ｘの１ライ
ン分の画像が、記録済みの１ライン分の画像に隣接して
形成される。上述の主走査方向および副走査方向の動作
の繰返しにより感熱記録紙上に所望の画像や文字が形成
される。

第１１図は、従来のサーマルへッドモジュールを外部の
回路に接続するための多層ＦＰＣおよびインタフェース
コネクタを示すための、サーマルヘッドモジュールの平
面図である。この図においてサーマルヘッドモジュール
の細部の構造は省略されている。第１２図は第１１図の
ｘｎ−ｘｎ方向の矢視断面図である。第１１図およひ第
１２図を参照して多層ＦＰＣ７８は、可撓性フィルムか
らなるＦＰＣ基板８２と、ＦＰＣ基板８２の一方の面に
それぞれ形成された複数の第１の導電層８４と、複数の
第２の導電層８６と、複数の第３の導電層８８と、出力
側導電層９０と、共通抵抗電極接地用導電層９２と、Ｆ
ＰＣ基板８２の他方面上にそれぞれ形成された第１の接
続用導電層９４と、第２の接続用導電層９６と、第３の
接続用導電層９８とを含む。多層ＦＰＣ７８の一端には
インタフェースコネクタ８０が接続されている。第１の
導電層８４と第１の接続用導電層９４との重なる部分、
第２の導電層８６と第２の接続用導電層９６との重なる
部分および第３の導電層８８と第３の接続用導電層９８
との重なる部分のＦＰＣ基板８２には、それぞれコンタ
クトホール１００、１０２、１０４が設けられ、各コン
タクトホール１００、１０２、１０４内には導電物質が
封入されている。その結果、すべての第１の導電層８４
は第１の接続用導電層９４に接続される。すべての第２
の導電層８６は第２の接続用導電層９６に接続される。

またすべての第３の導電層８８は第３の接続用導電層９
８に接続される。多層ＦＰＣ７８は入出力電極部２０と
重ね合わされる。この際、各電源電極４２は第１の導電
層８４と重ねられる。各ドライバ部接地電極４４は第２
の導電層８６と重ねられる。また各制御部接地電極４６
は第３の導電層８８と重ねられる。したがって、すべて
のドライバＩＣ１６ａ〜１６ｎについて、電源電圧およ
び接地電圧か共通のものとなる。

［発明が解決しようとする課題］ しかしながら従来の技術には以下のような問題点がある
。問題点の１つは、サーマルヘッドモジュールの小型化
を図るのが困難であるということである。共通抵抗電極
膜２４は非常にシート抵抗値が高い。また各発熱抵抗部
３２を発熱させるための電流はすべて共通抵抗電極１４
を流れ、共通抵抗電極接地電極７２を経て外部に導かれ
る。そのため共通抵抗電極１４には大きな電流が流れる
。

したがって共通抵抗電極膜２４のみによって共通抵抗電
極１４を形成すると、抵抗により大きな熱が発生する。

そのため部品に悪影響が及ぼされるおそれがある。銀ペ
ースト厚膜２６はその対策として設けられたもので、共
通抵抗電極１４を低抵抗化するためのものである。しか
し銀ペースト厚膜２６のような導電性ペーストの厚膜を
用いた手法による低抵抗化には限界があり、共通抵抗電
極１４の幅を一定値以下にすることは困難であった。

そのためサーマルヘッドモジュールをさらに小型化する
ことは難しかった。

他の問題点は、従来技術によるサーマルへッドモジュー
ルは、製造コストを低くてきないということである。第
１の問題点として指摘されたように、サーマルヘッドモ
ジュールの小型化は容易ではない。そのため、サーマル
ヘッドモジュールの製造に必要な材料を削減することが
できなかった。

その結果従来のサーマルへッドモジュールはその製造コ
ストをより下げることが難しかった。

したがってこの発明の目的は、小型化が可能で、製造コ
ストのより小さなサーマルヘッドモジュールを提供する
ことである。

［課題を解決するための手段コ この発明に係るサーマルへッドモジュールは、各々が駆
動電流を供給されて発熱する複数個の発熱部の直線状の
配列を備え、感熱記録媒体上を配列の方向と同じ主走査
方向および主走査方向と交差する副走査方向に走査して
、予め得られた画像信号に基づいて感熱記録媒体上に画
像を記録するためのサーマルへッドモジュールであって
、主表面を有する絶縁基板と、主表面上に少なくとも主
走査方向に延在して形成され、かつすべての発熱部と電
気的に接続された薄膜導電層と、絶縁基板の主表面上に
設けられ、画像信号に基づいて各発熱部に駆動電流を個
別的にかつ選択的に供給するための発熱部駆動用信号源
と、各々が薄膜導電層と発熱部駆動用信号源とに接続さ
れ、主表面上に副走査方向に延在して、かつ順に横に並
んで主走査方向に配列して形成され、さらに各々の予め
定める部分が複数の発熱部の１個を構成するようにされ
た複数個の条片と、薄膜導電層の上に設けられ、かつ薄
膜導電層と電気的に接続された金属のリードフレームを
含む。

［作用］ 発熱部駆動用信号源は、外部から与えられる画像信号に
基づいて、条片を介して各発熱部に個別的にかつ選択的
に、発熱部を駆動するための駆動電流を送川する。駆動
電流が与えられた発熱部はジュール熱を発生し、感熱記
録媒体上に点画像を形成する。そして主走査方向に並ん
だ複数の発熱部の配列により、感熱記録媒体上に主走査
方向の１ライン分の画像が形成される。同時にザーマル
へッドモジュールと感熱記録媒体とは、副走査方向に相
対的に移動される。このようにして、主走査方向の１ラ
イン分の画像形成が副走査方向に繰返される。その結果
感熱記録媒体上に平面画像が形成される。

この際、各発熱部を通ってジュール熱を発生した駆動電
流は、条片内をさらに流れて薄膜導電層に達する。薄膜
導電層はすべての発熱部と電気的に接続されているため
、薄膜導電層に流れる電流は大きなものとなる。しかし
ながら、薄膜導電層上には、課題を解決する手段に述べ
られたとおり、金属のリードフレームが接続されている
。金属のリードフレームは、薄膜導電層や従来技術で用
いられた導電性ペーストの厚膜の層と比較してシート抵
抗がはるかに低い。したがって、薄膜導電層に流入した
電流はリードフレームを通じてサーマルヘッドモジュー
ル外に効率的に流れる。

［実施例コ 第１図はこの発明に係るサーマルへッドモジュールの一
実施例を示す平面図である。第２図は第１図の■一■断
面図である。第１図および第２図を参照してこのサーマ
ルヘッドモジュールの共通抵抗電極１４は、第９図に示
される従来装置の場合と異なり、ザーマルヘッド基板１
０上にＴａＮ等によって形成された抵抗膜２２と、抵抗
膜２２上にＮｉＳＡＱ、ＡＱＳｉ等により形成された共
通抵抗電極膜２４と、共通抵抗電極膜２４上の一部にメ
ッキ等により形成された金薄膜層１０２と、共通抵抗電
極膜２４上の金薄膜層１０２の形成されていない部分に
設けられたソルダレジスト層１０４と、ソルダレジスト
層１０４上に設けられ、はんだ１０６を介して金薄膜層
１０２に接続されている金属製のリードフレーム１０８
とを含む。

またこのサーマルヘッドモジュールの入出力電極部２０
は、第９図に示される従来装置の場合と異なり、先頭（
第１図における左端）のドライバＩＣ１６ａに接続され
、発熱抵抗部３２を駆動するための各種信号を入力する
ための信号入力電極４０と、各ドライバＩＣ１６ａ　〜
１６ｎに１つずつ設けられ、各ドライバＩＣ１６８〜１
６ｎに駆動用の電源を供給するための電源電極４２と、
各ドライバＩＣ１６ａ〜１６ｎのドライバ部を接地させ
るためのドライバ部接地電極４４と、各ドライバＩＣ１
６ａ〜１６ｎの制御部を接地させるための制御部接地電
極４６と、最後（第１図における最右端）のドライバＩ
Ｃ１６ｎからの出力データ用の出力電極４８と、隣接す
るドライバＩＣ同士を接続して、各ドライバＩＣ１６ａ
〜１６ｎを駆動するための信号をドライバＩＣ間に伝達
するためのドライバＩＣ接続用電極５０と、各ドライバ
ＩＣ１６ａ〜１．　６　ｎの電源電極４２と、ドライバ
部接地電極４４と、制御部接地電極４６との上を横断す
るように設けられた、第１の接続用リードフレーム１１
０と、第２の接続用リードフレーム１１２と、第３の接
続用リードフレーム１１４とを含む。第１の接続用リー
ドフレーム１］０は、電源電極４２をすべて相互に接続
するためのものである。第２の接続用リードフレーム１
１２は、すべてのドライバ部接地電極４４を相互に接続
するためのものである。第３の接続用リードフレーム１
１４は、すべての制御部接地電極４６を相互に接続する
ためのものである。

第２図を参照して各接続用リードフレーム１１０、１１
２、１１４の配設状態が説明される。第２図は第１図に
おける■−■方向矢視断面図であり、制御部接地電極４
６の部分の、サーマルヘッドモジュールの断面図である
。制御部接地電極４６は、サーマルヘッド基板１０上に
ＴａＮ等によって形成された抵抗膜５２と、抵抗膜５２
上にＮ１、ＡＮ、ＡｌｊＳｉ等によって形成された電極
膜５４とを含む。電極膜５４上の、第３の接続用リード
フレーム１１４と交差する部分には、メッキ等により金
薄膜層１１６が形成される。電極膜５４上の、金薄膜層
１１６以外の部分には、絶縁および保護のためのソルダ
レジスト層１１８か形成される。ソルダレジスト層１１
８上には、第１の接続用リードフレーム１１０と、第２
の接続用リードフレーム１１２と、第３の接続用リード
フレーム１１４とが設けられる。第３の接続用リードフ
レーム１１４は、金薄膜層１１６と、はんだ１２０を介
して接続されている。

電源電極４２、ドライバ部接地電極４４についても同様
の構造とされている。但し、電源電極４２は第１の接続
用リードフレーム１１０に接続されている。またドライ
バ部接地電極４４は、第２の接続用リードフレーム１１
２に接続されている。

第３図は第１図の■て示される部分の拡大図である。ま
た第４図は第３図のＩＶ−ＩＶ線方向矢視断面図である
。第３図および第４図を参照して信号人力電極４０は、
サーマルヘッド基板１０の上にＴａＮ等で形成された抵
抗膜１２２と、抵抗膜１２２上にＮｉ，Ａｉ、ＡＩＳｉ
等で形成された電極膜１２４と、電極膜１２４上にメッ
キ等により形成された金薄膜層１２６と、電極膜１２４
上の金薄膜層］２６以外の部分に形成されたソルダレジ
スト層］１８と、はんだ１２８を介して金薄膜層１２６
に接続されるように設けられた電極用リードフレーム１
３０とを含む。

なお、この実施例においてはドライバＩＣ１６ａ〜１６
ｎは、モールドレジン１３２で覆われている。また第２
図においては、ドライバＩＣ１６ｎと電極膜３０、５４
との接続部が金メッキ処理され金薄膜層１３４が形成さ
れている。これは従来のサーマルヘッドモジュールの場
合も同様である。但し第１０図および第１２図において
はこの金薄膜層１３４に相当する部分は省略されており
図示されていない。

第１図および第２図に示されるサーマルヘッドモジュー
ルにおいては、第９図に示される従来装置の各構成と同
一の部分については第９図において使用された符号と同
一の符号が用いられている。

したがってそれらの各部については、構成および動作は
従来と同様でありこの実施例においてはその詳細な説明
は省略される。

第１図および第２図を参照して、信号入力電極４０、各
ドライバＩＣ１６ａ〜１６ｎの電源電極４２、ドライバ
部接地電極４４および制御部接地電極４６に入力される
信号または印加される電圧は従来装置と同様である。各
ドライバＩ　Ｃ１６８〜１６ｎの動作も従来装置と同様
である。この発明に係るサーマルへッドモジュールにお
いては、各発熱抵抗部３２を通過した後のパルス電流は
共通抵抗電極膜２４に流入する。共通抵抗電極膜２４は
金薄膜層１０２およびはんた１０６を介してリードフレ
ーム１０８に接続されている。リードフレーム１０８の
抵抗は、共通抵抗電極膜２４の抵抗に比べてはるかに低
い。そのため電流はりドフレーム］０８を流れ、共通抵
抗電極接地電極７２から外部接地に流れる。

リードフレームのシー１・抵抗は０．００］．６Ω程度
である。一方、従来使用されていた銀ペースｌ・のシー
ｌ・抵抗は０．０５Ω程度である。したがって単純に比
較すれば、リードフレームの幅は銀ぺ−スｌ・の幅の］
／３０程度でよいことになる。

これは両者のシート抵抗の比か約１．３０であることに
よる。従来使用されていた銀ペースト厚膜の幅は約２．
７ｍｍであった。したがってリードフレームを使用した
場合、その幅は０．１ｍｍ以下であってもよい計算にな
る。但しリードフレムの取扱強度上の問題のため、共通
抵抗電極１４のリードフレーム１０８の幅は実際には０
．５ｍｍ程度必要である。それでも従来と比較して、共
通抵抗電極１４の幅は約２．２ｍｍ減少ずることが可能
である。したがってサーマルヘッド基板１０の面積も、
それに伴って減少させることができる。

第５図は本発明に係るザーマルへッドモジュルと外部回
路とを接続させるためのインタフェース用ＦＰＣ１３４
、１４６を表わす平面図である。

第６図は第５図のＶｌ−Ｖｌ方向矢視断面図である。

なお第５図においてはサーマルヘッド基板１０上の各要
素の図示は省略されている。第５図および第６図を参照
してインタフェース用ＦＰＣ１３４は、ＦＰＣ基板１３
６と、ＦＰＣ基板１３６の一方の面上に銅等によってそ
れぞれ形成された第１のリードフレーム接続用導電層１
４８と、第２のリードフレーム接続用導電層１５２と、
第３のリードフレーム接続用導電層１５４と、出力電極
接続用導電層］５５と、共通抵抗電極接地用導電層］５
７と、各導吊層１４８、１５２、１５４の所定の部分を
、サーマルヘッド基板上の各要素から絶縁するためのオ
ーバレイ１４０と、ＦＰＣ基板１４６の他の面上のザー
マルヘッド基板１０と反対側の一端上に設けられたイン
タフェースコネクタ８０とを含む。インタフェースコネ
クタ８０は、各導電層，を外部コネクタと接続するため
の複数のコネクタピン１４２を有するプラスチックプレ
ート１４４を介してＦＰＣ基板１３６上に固定される。

コネクタピン１４２は、たとえば第１のりドフレーム接
続用導電層１４８と、ＦＰＣ基板１３６と、オーバレイ
１４０とを貫通し、はんだ１４６によって第１のリード
フレーム接続用導電層１４８に電気的に結合される。

第１のリードフレーム接続用導電層１４８は、第１の接
続用リードフレーム１１０と接するようにされ、かつ第
２の接続用リードフレーム１１２、第３の接続用リード
フレーム１１４とは、オーバレイ１４０によって絶縁さ
れている。また、第２のリードフレーム接続用導電層１
５２は、第１のリードフレーム接続用導電層１４８より
短く形成され、第１の接続用リードフレーム１１０とは
接触しない。そして第２のリードフレーム接続用導電層
１５２は第２の接続用レードフレーム１１２と接し、か
つ第３の接続用リードフレーム１１４とは、オーバレイ
１４０によって絶縁される。同様に第３のリードフレー
ム接続用導電層１５４は、第３の接続用リードフレーム
１１４とのみ電気的に接続される。

また第６図を参照してインタフェース用ＦＰＣ１３４は
、たとえばカバーの加圧ゴム等によって加えられる圧力
Ｐにより、サーマルヘッド基板１０の入出力電極部２０
に圧接される。その結果、インタフェース用ＦＰＣ１３
４上の各導電層はサーマルヘッド基板１０上の各電極に
確実に接続される。

第１図および第２図について既に説明されたとおり、各
ドライバＩＣ１６８〜１６ｎの各電極のうち、電源電極
４２はすべて第１の接続用リードフレーム１１０に接続
される。また、ドライバ部接地電極４４はすべて第２の
接続用リードフレーム１１２に接続される。同様に制御
部接地電極４６はすべて第３の接続用リードフレーム１
１４に接続される。したがって第１のリードフレーム接
続用導電層１４８に印加される電圧はすべてのドライバ
ＩＣ１６．ａ〜１６ｎの各電源電極４２に印加される。

また第２のリードフレーム接続用導電層１５２に印加さ
れる電圧は、すべてのドライバＩＣ１６ａ，１６ｎの各
ドライバ部接地電極４４に印加される。同様に第３のリ
ードフレーム接続用導電層１５４に印加される電圧は、
すべてのドライバＩＣ１６ａ〜１６ｎの各制御部接地電
極４６に印加される。

一方、信号入力電極４０伺近にもインタフェース用ＦＰ
Ｃ１４６が設けられる。インタフェース用ＦＰＣ１４６
もインタフェース用ＦＰＣ１３４と同様の構造を有する
。

したがって、この発明によれば、サーマルヘッドモジュ
ールの両端で使用する２つのインクフエス用ＦＰＣのみ
が必要となる。そのために、たとえば約５０ｍｍＸ１０
ｍｍ程度の大きさのＦＰＣが２枚用意されればよい。こ
のＦＰＣの大きさは、従来技術におけるＦＰＣのように
サーマルヘッドモジュールのほぼ全長にわたる場合と比
較してかなり小さい。その上、これらのＦＰＣには多層
ＦＰＣを用いる必要はなく、単純なパターンの導電層の
みを有する安価な単層ＦＰＣを使用すれば足りる。した
がって、このサーマルへッドモジュールを利用するため
のコストを低減することが可能となる効果もある。

第７Ａ図〜第７Ｇ図はこの発明に係るサーマルへッドモ
ジュールを製造する工程を表わす、第１図の■一■方向
矢視断面に相当する断面図である。

第７Ａ図を参照して、表面の一部にガラス状のグレーズ
層１２が盛り上がるように形成されたセラミック等から
なるサーマルヘッド基板］０が準備される。第７Ｂ図を
参照して次に、ＴａＮ等からなる抵抗膜１５６が形成さ
れる。さらに抵抗膜１５６の上に、Ｎｉ，ＡＱ、Ｓｉ等
の薄膜により電極膜１５８が形成される。次にフォトリ
ソプロセスによって、電極膜１５８と抵抗膜１５６とが
所望のパターンに形成される。その結果、抵抗膜５２お
よび電極膜５４からなる制御部接地電極４６等の電極と
、共通抵抗電極を形成するための抵抗膜２２と、共通抵
抗電極膜２４と、条片電極１８を形成する抵抗膜２８と
条片電極膜３０とが形成される。抵抗膜２２と抵抗膜２
８とは連続しており、グレーズ層１２上には発熱抵抗部
３２か形成される。

第７Ｄ図を参照して、共通抵抗電極膜２４と、電極膜５
４と、条片電極膜３０との上の、後工程ではんだを供給
すべき位置に、メッキ等によって金薄膜層１０２、１１
６、１３４が形成される。

第７Ｅ図を参照して発熱抵抗部３２を覆うように条片電
極膜３０上にサイアロン層３４などの保護膜が形成され
る。次に第７Ｆ図を参照して、共通抵抗電極膜２４上の
金薄膜層１０２以外の部分に、ソルダレジスト層１０４
か形成される。また条片電極膜３０上の、金薄膜層１３
４およびザイアロン層３４が形成されている部分以外に
、ソルダレジス１・層３８が形成される。ソルダレジス
１・層３８は、サイアロン層３２の端部を覆うように形
成される。さらに、電極膜５４上の、金薄膜層１１６、
１３４以外の部分にもソルダレジスト層１１８が形成さ
れる。第７Ｇ図を参照してさらに、リードフレーム１０
８、第１の接続用リードフレーム１１０、第２の接続用
リードフレーム１１２、第３の接続用リードフレーム１
１４か所定の位置に搭載される。これらリードフレーム
のはんだ付けが必要な部分には、予め印刷によりはんだ
が供給されている。そしてこれらはんだ部をリフロする
ことによって、リードフレームのはんだ接続が完了する
。この場合リードフレーム１０８は、はんだ１０６によ
って金薄膜層１０２に接続される。また、第７Ｇ図にお
いては第３の接続用リドフレーム１１４は、はんだ］２
０によって金薄膜層１０６に接続されている。第８図は
、リードフレームの接続途中の工程を表わすサーマルヘ
ッド基板１０の平面図である。第８図に示されるように
、共通抵抗電極を形成するリードフレーム１０８と、各
接続用リードフレーム１１０，１１２、１１４と、信号
入力電極４０を形成するリードフレームと、出力電極４
８を形成するリードフレームとは、リードフレーム不要
部１６０を含めて一体で形成されている。このリードフ
レーム不要部１６０は、この後切断され除去される。ま
た、ドライバＩＣ１６ｎ等もサーマルヘッド基板１０上
に搭載される。この場合ドライバＩＣ１６ｎ等の各端子
６４、６６、７０は、導電性接着剤やはんだ等で金薄膜
層１３４に固定される。さらに、各ドライバＩＣ１６ｎ
等を覆って、保護のためのモールドレジンが施され、第
１図および第２図に示されるサーマルヘッドモジュール
か得られる。

なお、この発明は以上の実施例には限定されない。たと
えば、各ドライバＩＣに設けられる電極の数は、ドライ
バＩＣの種類により異なる。その場合は、接続用リード
フレームの数も３本ではなく、そのドライバＩＣの電極
数に応じたものとなる。

［効果］ この発明に係るサーマルへッドモジュールにおいては、
すべての発熱部と接続されて大電流が流れる薄膜導電層
の上に、従来の金属ペースト厚膜に代えて、シート抵抗
のより小さな金属のリードフレームが設けられる。した
がって薄膜導電層に流入した電流はリードフレームを通
じてサーマルヘッドモジュール外に効率的に流れる。そ
のため、従来のように金属ペースト厚膜を用いた場合と
比較して、はるかに細いリードフレームを用いてもサー
マルヘッドモジュールの動作に支障はない。

したがって、薄膜導電層の面積を従来と比較して減ずる
ことができる。サーマルヘッド基板上に占める薄膜導電
層の面積割合は比較的大きい。そのため、この発明に係
るサーマルへッドモジュールにおいては、サーマルヘッ
ド基板も小型化することができる。そして装置が小型化
されれば、必要な素材の量も減少し、その結果このサー
マルヘッドモジュールを作製する費用も減少することが
可能となる。

すなわち、小型化が可能で、製造コストも小さなサーマ
ルへッドモジュールを提供することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例のサーマルヘッドモジュー
ルの平面図であり、 第２図は第１図に示すサーマルへッドモジュルの■−■
方向矢視断面図であり、 第３図は第１図の部分拡大図であり、 第４図は第３図のＩＶ−ＩＶ方向矢視断面図であり、第
５図は第１図に示すサーマルへッドモジュールの外部と
の接続状況を示す略平面図であり、第６図は第５図のＶ
Ｉ−Ｖ１方向矢視平面図であり、第７Ａ図〜第７Ｇ図は
この発明の一実施例のサーマルヘッドモジュールを製造
する各工程を示す断面図であり、 第８図はこの発明に係るザーマルへッドモジュルのリー
ドフレーム装着時の途中工程を示す略平面図であり、 第９図は従来のサーマルへッドモジュールの構造を示す
平面図であり、 第１０図は第９図に示されるサーマルへッドモジュール
のＸ−Ｘ方向矢視断面図であり、第１１図は第９図に示
されるサーマルヘッドモジュールの外部との接続状況を
示す略平面図であり、 第１２図は第１１図のｘ　ｎ　−　ｘ’ｎ方向矢視断面
図である。 図中１０はサーマルヘッド基板、１２はグレーズ層、１
４は共通抵抗電極、１６ａ〜１６ｎはドライバＩＣ，１
８は条片電極、２０は入出力電極部、２４は共通抵抗電
極膜、３２は発熱抵抗部、４０は信号入力電極、４２は
電源電極、４４はドライバ部接地電極、４６は制御部接
地電極、４８は出力電極、５０はドライバＩＣ接続用電
極、５２は抵抗膜、５４は電極膜、１０８はリードフレ
ム、１１０は第１の接続用リードフレーム、１１２は第
２の接続用リードフレーム、１１４は第３の接続用リー
ドフレーム、１３０は電極用リードフレームを示す。 なお、図中同一符号は同一、または相当部分を示す。 第６図 １５０：接粁鄭 第７Ａ図 第７Ｂ図 第７Ｃ図 萬７Ｄ図

Claims (1)

【特許請求の範囲】
1. （１）各々が駆動電流を供給されて発熱する複数個の発
   熱部の直線状の配列を備え、感熱記録媒体上を前記配列
   の方向と同じ主走査方向および前記主走査方向と交差す
   る副走査方向に走査して、予め得られた画像信号に基づ
   いて前記感熱記録媒体上に画像を記録するためのサーマ
   ルヘッドモジュールであって、 主表面を有する絶縁基板と、 前記主表面上に少なくとも前記主走査方向に延在して形
   成され、かつすべての前記発熱部と電気的に接続された
   薄膜導電層と、 前記主表面上に設けられ、前記画像信号に基づいて各前
   記発熱部に前記駆動電流を個別的にかつ選択的に供給す
   るための発熱部駆動用信号源と、各々が前記薄膜導電層
   と前記発熱部駆動用信号源とに接続され、前記主表面上
   に前記副走査方向に延在して、かつ順に横に並んで前記
   主走査方向に配列して形成された複数個の条片とを含み
   、各前記条片の予め定める部分は各々前記複数の発熱部
   の１個を構成し、 さらに前記薄膜導電層の上に設けられ、かつ前記薄膜導
   電層と電気的に接続された金属のリードフレームを含み
   、 それによって前記薄膜導電層の面積が減じられたサーマ
   ルヘッドモジュール。