JPH02231816A - Ｅｃｌ―ｔｔｌレベル変換回路 - Google Patents
Ｅｃｌ―ｔｔｌレベル変換回路Info
- Publication number
- JPH02231816A JPH02231816A JP1051580A JP5158089A JPH02231816A JP H02231816 A JPH02231816 A JP H02231816A JP 1051580 A JP1051580 A JP 1051580A JP 5158089 A JP5158089 A JP 5158089A JP H02231816 A JPH02231816 A JP H02231816A
- Authority
- JP
- Japan
- Prior art keywords
- drain
- gate
- level
- channel mos
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title abstract description 22
- 230000005669 field effect Effects 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ＥＣＬレベルをＴＴＬ （あるいはＣＭＯＳ
、以下同し）レベルへ変換するレベル変換回路に関し、
特に、コンブリメンタリな出力を得ることのできる変換
回路に関する。
、以下同し）レベルへ変換するレベル変換回路に関し、
特に、コンブリメンタリな出力を得ることのできる変換
回路に関する。
［従来の技術］
同種類の論理レベルの回路のみを用いてシステムを構成
する場合には問題はないが、高速性を要する部分にＥＣ
Ｌ回路を用い他の部分をＣＭＯＳ回路によって論理を構
成する場合には、その間のインターフェイスをとるため
にレベル変換回路が必要となる。従来のこの種レベル変
換回路を第３図に示す。同図に示すように、レベル変換
回路１０ｂは、ＰチャネルＭＯＳトランジスタＴ３１、
Ｔ３２とそれぞれのトランジスタに負荷素子として接続
されたＮチャネルＭＯＳ｝ランジスタＴ３，、Ｔ３４と
によって構成されている。そして、レベル変換回路１０
ｂの２つの入力端子であるトランジスタＴ３１、Ｔ３２
のゲートには、バイボーラトランジスタＱ１、Ｑ２と負
荷抵抗Ｒ１、Ｒ２とにより構成される差動増幅器の２つ
の相補出力Ｑ．■が入力され、また、レベル変換回路１
０ｂの出力端子であるトランジスタＴ３２のドレインは
、ＰチャネルＭＯＳトランジスタＴ６、ＮチャネルＭＯ
ｓトランジスタＴ７、Ｔ８、バイボーラトランジスタＱ
３、Ｑ４および抵抗Ｒ３から楕成されるドライバー回路
２０の入力端子に接続されている。
する場合には問題はないが、高速性を要する部分にＥＣ
Ｌ回路を用い他の部分をＣＭＯＳ回路によって論理を構
成する場合には、その間のインターフェイスをとるため
にレベル変換回路が必要となる。従来のこの種レベル変
換回路を第３図に示す。同図に示すように、レベル変換
回路１０ｂは、ＰチャネルＭＯＳトランジスタＴ３１、
Ｔ３２とそれぞれのトランジスタに負荷素子として接続
されたＮチャネルＭＯＳ｝ランジスタＴ３，、Ｔ３４と
によって構成されている。そして、レベル変換回路１０
ｂの２つの入力端子であるトランジスタＴ３１、Ｔ３２
のゲートには、バイボーラトランジスタＱ１、Ｑ２と負
荷抵抗Ｒ１、Ｒ２とにより構成される差動増幅器の２つ
の相補出力Ｑ．■が入力され、また、レベル変換回路１
０ｂの出力端子であるトランジスタＴ３２のドレインは
、ＰチャネルＭＯＳトランジスタＴ６、ＮチャネルＭＯ
ｓトランジスタＴ７、Ｔ８、バイボーラトランジスタＱ
３、Ｑ４および抵抗Ｒ３から楕成されるドライバー回路
２０の入力端子に接続されている。
［発明が解決しようとする問題点コ
上述した従来例のレベル変換回路では、差動増幅器から
出力される２つの出力Ｑ．■に対して、出力で゛きるの
はＱまなはｑのいずれが一方のみであるので、次段のド
ライバー回路で両方の出力を必要とする場合には、第３
図に示すようにもう１つのレベル変換回路を用意しなけ
ればならない。
出力される２つの出力Ｑ．■に対して、出力で゛きるの
はＱまなはｑのいずれが一方のみであるので、次段のド
ライバー回路で両方の出力を必要とする場合には、第３
図に示すようにもう１つのレベル変換回路を用意しなけ
ればならない。
そのため、従来例のレベル変換回路では部品数が多くな
り、また消費電力が大きいという欠点があった。
り、また消費電力が大きいという欠点があった。
［問題点を解決するための手段コ
本発明によるＥＣＬ−ＴＴＬレベル変換回路は、ソース
が共通に第１の電源に接続された第１の導電型チャネル
を有する第１、第２の電界効果トランジスタと、ゲート
とドレインがそれぞれ前記第１の電界効果トランジスタ
のゲートとドレインに接続された第２の導電型チャネル
を有する第３の電界トランジスタと、ゲートとドレイン
がそれぞれ前記第２の電界効果トランジスタのゲートと
ドレインに接続された第２の導電型チャネルを有する第
４の電界効果トランジスタと、一端が前記第３および第
４の電界効果トランジスタのソースに接続され他端が第
２の電源に接続されたインピーダンス素子とを具備し、
共通に接続されたゲートと共通に接続されたドレインと
がそれぞれ入力端子と出力端子に接続されている。
が共通に第１の電源に接続された第１の導電型チャネル
を有する第１、第２の電界効果トランジスタと、ゲート
とドレインがそれぞれ前記第１の電界効果トランジスタ
のゲートとドレインに接続された第２の導電型チャネル
を有する第３の電界トランジスタと、ゲートとドレイン
がそれぞれ前記第２の電界効果トランジスタのゲートと
ドレインに接続された第２の導電型チャネルを有する第
４の電界効果トランジスタと、一端が前記第３および第
４の電界効果トランジスタのソースに接続され他端が第
２の電源に接続されたインピーダンス素子とを具備し、
共通に接続されたゲートと共通に接続されたドレインと
がそれぞれ入力端子と出力端子に接続されている。
［実施例］
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は、本発明の一実施例を示す回路図である。同図
に示されるように、レベル変換回路１０は、ソースが高
電位ＶＯＣの電源に共通に接続されたＰチャネルＭＯＳ
｝ランジスタＴ１、Ｔ２と、ゲートとドレインがトラン
ジスタＴ１のゲートとドレインとに接続されたＮチャネ
ルＭＯＳ｝−ランジスタＴ３と、ゲートとドレインがト
ランジスタＴ２のゲートとドレインとに接続されたＮチ
ャネルＭＯＳトランジスタＴ４と、ドレインがトランジ
スタＴ３、Ｔ４のソースに接続されソースが低電位ＶＩ
１．Ｅの電源に接続されゲートが基準電位ＶＲに接続さ
れトランジスタＴ１〜Ｔ４に電流を供給するＮチャネル
ＭＯＳ｝ランジスタＴ５とによって楕成されている。こ
のレベル変換回路１０の入力端子および出力端子には従
来例の回路と同様の差動増幅回路の出力端子とドライバ
ー回路２０の入力端子が接続されている。ただし、本発
明においては、レベル変換回路には２つのドライバー回
路が接続されている。
に示されるように、レベル変換回路１０は、ソースが高
電位ＶＯＣの電源に共通に接続されたＰチャネルＭＯＳ
｝ランジスタＴ１、Ｔ２と、ゲートとドレインがトラン
ジスタＴ１のゲートとドレインとに接続されたＮチャネ
ルＭＯＳ｝−ランジスタＴ３と、ゲートとドレインがト
ランジスタＴ２のゲートとドレインとに接続されたＮチ
ャネルＭＯＳトランジスタＴ４と、ドレインがトランジ
スタＴ３、Ｔ４のソースに接続されソースが低電位ＶＩ
１．Ｅの電源に接続されゲートが基準電位ＶＲに接続さ
れトランジスタＴ１〜Ｔ４に電流を供給するＮチャネル
ＭＯＳ｝ランジスタＴ５とによって楕成されている。こ
のレベル変換回路１０の入力端子および出力端子には従
来例の回路と同様の差動増幅回路の出力端子とドライバ
ー回路２０の入力端子が接続されている。ただし、本発
明においては、レベル変換回路には２つのドライバー回
路が接続されている。
次に、第１図の回路の動作について説明する。
バイボーラトランジスタＱ＋ とＱ２で構成される差動
増幅器の出力レベルは、抵抗Ｒ１、Ｒ２と電流源■の電
流値とで決められる。ここで、Ｒ，＝Ｒ２＝１．５ＫΩ
、Ｉ＝１ｍＡであるとすると、差動増幅器の出力レベル
は高レベルでＶＣＣ、低レベルでＶ。ｃｌ．５Ｖになる
。いま、抵抗Ｒ１の電位降下をＯＶ、Ｒ２の電位降下を
１，５ｖであるとすると、レベル変換回路１０のトラン
ジスタＴ】とトランジスタＴ３のゲートには、■。。の
電位が入力され、もう一方のトランジスタＴ２とトラン
ジスタＴ４のゲートにはＶｃｃ− １ ． ５ Ｖの電
位が入力される。この結果トランジスタＴ１はオフ、ト
ランジスタＴ２はオンとなり電流はトランジスタＴ２、
Ｔ４、Ｔ５を介して流れる。ここでトランジスタＴ５の
ドレイン電圧をＶＥＥより０．５■高いレベルに設定す
るならば、ＮチャネルトランジスタＴ３のゲートに高レ
ベルが入力されているので、トランジスタＴ３のドレイ
ン電圧はトランジスタＴ５のドレイン電圧と同じレベル
の■Ｅｌより０．５Ｖ高いレベルとなる。また、トラン
ジスタＴ２のドレイン電圧をＶＣＣよりＯ、５ｖ低いレ
ベルに設定してあるものとすると、このレベル変換回路
の２つの出力は、 ＶＥＲ＋〇．５Ｖ，ＶＣＣ ０．５Ｖとなる。
増幅器の出力レベルは、抵抗Ｒ１、Ｒ２と電流源■の電
流値とで決められる。ここで、Ｒ，＝Ｒ２＝１．５ＫΩ
、Ｉ＝１ｍＡであるとすると、差動増幅器の出力レベル
は高レベルでＶＣＣ、低レベルでＶ。ｃｌ．５Ｖになる
。いま、抵抗Ｒ１の電位降下をＯＶ、Ｒ２の電位降下を
１，５ｖであるとすると、レベル変換回路１０のトラン
ジスタＴ】とトランジスタＴ３のゲートには、■。。の
電位が入力され、もう一方のトランジスタＴ２とトラン
ジスタＴ４のゲートにはＶｃｃ− １ ． ５ Ｖの電
位が入力される。この結果トランジスタＴ１はオフ、ト
ランジスタＴ２はオンとなり電流はトランジスタＴ２、
Ｔ４、Ｔ５を介して流れる。ここでトランジスタＴ５の
ドレイン電圧をＶＥＥより０．５■高いレベルに設定す
るならば、ＮチャネルトランジスタＴ３のゲートに高レ
ベルが入力されているので、トランジスタＴ３のドレイ
ン電圧はトランジスタＴ５のドレイン電圧と同じレベル
の■Ｅｌより０．５Ｖ高いレベルとなる。また、トラン
ジスタＴ２のドレイン電圧をＶＣＣよりＯ、５ｖ低いレ
ベルに設定してあるものとすると、このレベル変換回路
の２つの出力は、 ＶＥＲ＋〇．５Ｖ，ＶＣＣ ０．５Ｖとなる。
したがって、いまＶｇｈ＝ＯＶ、Ｖ ｃｃ ＝ ５ Ｖ
とすると、トランジスタＴ３およびＴ４より出力される
レベルは、それぞれ０．５■と４．５■となり、ここに
ＴＴＬレベルの２つの出力が得られる。また、抵抗Ｒ１
、Ｒ２の電圧降下がそれぞれ１．５■、ＯＶとなると、
上記の説明とは逆にトランシスタＴ１、Ｔ３側に電流が
流れ、トランジスタＴＩ、Ｔ４のドレインからそれぞれ
４．５■と０．５の出力が得られる。
とすると、トランジスタＴ３およびＴ４より出力される
レベルは、それぞれ０．５■と４．５■となり、ここに
ＴＴＬレベルの２つの出力が得られる。また、抵抗Ｒ１
、Ｒ２の電圧降下がそれぞれ１．５■、ＯＶとなると、
上記の説明とは逆にトランシスタＴ１、Ｔ３側に電流が
流れ、トランジスタＴＩ、Ｔ４のドレインからそれぞれ
４．５■と０．５の出力が得られる。
次に、第２図を参照して本発明の他の実施例について説
明する。この実施例のレベル変換回路１０ａでは、先の
実施例で用いられたＮチャネルＭｏＳトランジスタＴ３
、Ｔ４がそれぞれＮチャネルＭＯＳトランジスタＴ３と
Ｔ３ｏとの直列接続回路、ＮチャネルＭＯＳ｝ランジス
タＴ４とＴ４ｏとの直列接続回路になされている。
明する。この実施例のレベル変換回路１０ａでは、先の
実施例で用いられたＮチャネルＭｏＳトランジスタＴ３
、Ｔ４がそれぞれＮチャネルＭＯＳトランジスタＴ３と
Ｔ３ｏとの直列接続回路、ＮチャネルＭＯＳ｝ランジス
タＴ４とＴ４ｏとの直列接続回路になされている。
このようにすれば、トランジスタＴ４（Ｔ３）のゲート
−ソース間電圧をトランジスタＴ２、Ｔ４、Ｔ４ｏおよ
びＴ５ （Ｔｔ 、Ｔ３、Ｔ３０およびＴ５）の寸法
を調整することにより制御することができるので、トラ
ンジスタＴ４とＴ４０（Ｔ３とＴ３０）との直列回路の
導通抵杭のゲート電圧による制御性がよくなる。
−ソース間電圧をトランジスタＴ２、Ｔ４、Ｔ４ｏおよ
びＴ５ （Ｔｔ 、Ｔ３、Ｔ３０およびＴ５）の寸法
を調整することにより制御することができるので、トラ
ンジスタＴ４とＴ４０（Ｔ３とＴ３０）との直列回路の
導通抵杭のゲート電圧による制御性がよくなる。
［発明の効果］
以上説明したように、本発明は、レベル変換回路をＰチ
ャネルＭｏＳトランジスタＴ１とＴ２およびＮチャネル
ＭＯＳトランジスタＴ３とＴ４より成る差動増幅タイプ
の回路によって構成したものであるので、本発明によれ
ば、部分点数や消費電力を増加させることなく、ＥＣＬ
レベルをＴＴＬレベルに変換したコンブリメンタリな２
つの出力を得ることができる。
ャネルＭｏＳトランジスタＴ１とＴ２およびＮチャネル
ＭＯＳトランジスタＴ３とＴ４より成る差動増幅タイプ
の回路によって構成したものであるので、本発明によれ
ば、部分点数や消費電力を増加させることなく、ＥＣＬ
レベルをＴＴＬレベルに変換したコンブリメンタリな２
つの出力を得ることができる。
第１図、第２図は、それぞれ、本発明の実施例を示す回
路図であり、第３図は、従来例を示す回路図である。 １０、１０ａ、１ ０ ｂ−・・レベル変換回路、０・
・・ドライバー回路。
路図であり、第３図は、従来例を示す回路図である。 １０、１０ａ、１ ０ ｂ−・・レベル変換回路、０・
・・ドライバー回路。
Claims (1)
- ソースが共通に第１の電源に接続された第１の導電型チ
ャネルを有する第１、第２の電界効果トランジスタと、
ゲートとドレインがそれぞれ前記第１の電界効果トラン
ジスタのゲートとドレインに接続された第２の導電型チ
ャネルを有する第３の電界トランジスタと、ゲートとド
レインがそれぞれ前記第２の電界効果トランジスタのゲ
ートとドレインに接続された第２の導電型チャネルを有
する第４の電界効果トランジスタと、一端が前記第３お
よび第４の電界効果トランジスタのソースに接続され他
端が第２の電源に接続されたインピーダンス素子とを具
備し、共通に接続されたゲートと共通に接続されたドレ
インとがそれぞれ入力端子と出力端子に接続されている
ことを特徴とするＥＣＬ−ＴＴＬレベル交換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1051580A JP2754673B2 (ja) | 1989-03-03 | 1989-03-03 | Ｅｃｌ―ｔｔｌレベル変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1051580A JP2754673B2 (ja) | 1989-03-03 | 1989-03-03 | Ｅｃｌ―ｔｔｌレベル変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02231816A true JPH02231816A (ja) | 1990-09-13 |
| JP2754673B2 JP2754673B2 (ja) | 1998-05-20 |
Family
ID=12890880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1051580A Expired - Lifetime JP2754673B2 (ja) | 1989-03-03 | 1989-03-03 | Ｅｃｌ―ｔｔｌレベル変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2754673B2 (ja) |
-
1989
- 1989-03-03 JP JP1051580A patent/JP2754673B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2754673B2 (ja) | 1998-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5495184A (en) | High-speed low-power CMOS PECL I/O transmitter | |
| EP0231062A1 (en) | Level conversion circuit | |
| US20030001554A1 (en) | Internal power voltage generator | |
| US5608344A (en) | Comparator circuit with hysteresis | |
| US7330056B1 (en) | Low power CMOS LVDS driver | |
| US5418475A (en) | Input/output circuit having the input buffer circuit being connected in parallel with two transistors with the same polarity | |
| JPH0693615B2 (ja) | ドライバ回路 | |
| KR930004351B1 (ko) | 레벨 변환회로 | |
| US5656952A (en) | All-MOS differential high speed output driver for providing positive-ECL levels into a variable load impedance | |
| JPH11103227A (ja) | 出力振幅調整回路 | |
| US20030189452A1 (en) | Delay circuit and semiconductor device using the same | |
| US5214328A (en) | ECL to CMOS level conversion circuit | |
| JP2820980B2 (ja) | 論理回路 | |
| JP3540401B2 (ja) | レベルシフト回路 | |
| JPH04269011A (ja) | レベルシフト回路 | |
| JPH02231816A (ja) | Ｅｃｌ―ｔｔｌレベル変換回路 | |
| JPH0514174A (ja) | レベルシフタ回路 | |
| JP2864949B2 (ja) | レベル変換回路 | |
| KR950024211A (ko) | 반도체집적회로의 바이씨모오스 레벨변환회로 및 이를 이용한 데이타출력버퍼 | |
| JPH0292017A (ja) | 出力回路 | |
| JPS63217718A (ja) | 論理回路 | |
| JP2803633B2 (ja) | 半導体集積回路 | |
| JP2770453B2 (ja) | レベル変換回路 | |
| JPH03106220A (ja) | 信号レベル変換のための回路装置 | |
| JP2550942B2 (ja) | Ｃｍｏｓ型論理集積回路 |