JPH02228127A - 半導体論理回路 - Google Patents
半導体論理回路Info
- Publication number
- JPH02228127A JPH02228127A JP1050849A JP5084989A JPH02228127A JP H02228127 A JPH02228127 A JP H02228127A JP 1050849 A JP1050849 A JP 1050849A JP 5084989 A JP5084989 A JP 5084989A JP H02228127 A JPH02228127 A JP H02228127A
- Authority
- JP
- Japan
- Prior art keywords
- driving
- gate
- pair
- field effect
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 230000005669 field effect Effects 0.000 claims description 9
- 230000000694 effects Effects 0.000 claims description 8
- 230000005684 electric field Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体論理回路、特に、ショットキゲート電
界効果トランジスタ（ＭＥＳＦＥＴ）を用いた半導体論
理回路に関するものである。
界効果トランジスタ（ＭＥＳＦＥＴ）を用いた半導体論
理回路に関するものである。
情報化社会の発展にともない、より高速の情報処理を行
う装置に対する需要が高まり、これを構成する半導体装
置にもより高速の動作が求められている。ガリウムひ累
乗積回路（ＧａＡｓｌＣ）は、ＧａＡｓ自身の持つ高電
子移動度、半絶縁性基板などの特徴からこれらの分野で
の貢献が期待されている。
う装置に対する需要が高まり、これを構成する半導体装
置にもより高速の動作が求められている。ガリウムひ累
乗積回路（ＧａＡｓｌＣ）は、ＧａＡｓ自身の持つ高電
子移動度、半絶縁性基板などの特徴からこれらの分野で
の貢献が期待されている。
第３図は、ＧａＡｓ Ｉ Ｃに多く用いられるＳＣＦ
Ｌ （Ｓｏｕｒｃｅ Ｃｏｕｐｌｅｄ ＰＥＴ Ｌｏｇ
ｉｃ）回路によるインバータ回路を示すものである。同
図において、符号２１．２２は負荷素子、符号２３．２
４は駆動用トランジスタ、符号２５．２７はソースホロ
ワトランジスタ、符号２６．２８はレベルシフト用素子
、符号２９．３０．３１は定電流源、符号３２．３３は
電源用端子、符号３４．３５は入力端子、符号３６〜３
９は出力端子をそれぞれ示している。入力信号は、入力
端子３４．３５に相補的に与えられ、基本の出力信号は
出力端子３６．３７から得ることができる。
Ｌ （Ｓｏｕｒｃｅ Ｃｏｕｐｌｅｄ ＰＥＴ Ｌｏｇ
ｉｃ）回路によるインバータ回路を示すものである。同
図において、符号２１．２２は負荷素子、符号２３．２
４は駆動用トランジスタ、符号２５．２７はソースホロ
ワトランジスタ、符号２６．２８はレベルシフト用素子
、符号２９．３０．３１は定電流源、符号３２．３３は
電源用端子、符号３４．３５は入力端子、符号３６〜３
９は出力端子をそれぞれ示している。入力信号は、入力
端子３４．３５に相補的に与えられ、基本の出力信号は
出力端子３６．３７から得ることができる。
５ＣＦＬ回路では、一般にトランジスタにデイプリージ
ョン型が用いられており、次段の論理回路との整合性か
ら、出力信号の電位を駆動用トランジスタのドレイン端
子よりも低くする必要があるためにソースホロワ回路４
０が付加されている。
ョン型が用いられており、次段の論理回路との整合性か
ら、出力信号の電位を駆動用トランジスタのドレイン端
子よりも低くする必要があるためにソースホロワ回路４
０が付加されている。
この回路ではソースホロワトランジスタ２５．２７のゲ
ート−ソース間電圧により、信号レベルのシフトが行わ
れている。
ート−ソース間電圧により、信号レベルのシフトが行わ
れている。
ところで、５ＣＦＬ回路は、論理ゲートを縦積みするこ
とができるという特長をもっている。第４図に示す回路
は、論理ゲートを縦積みした５ＣＦＬ回路であり、３人
カナンド（ＮＡＮＤ）回路を実現したものである。ただ
し、この回路では、出力レベルを所望のレベルにするた
めのレベルシフト用ソースホロワ回路が省かれている。
とができるという特長をもっている。第４図に示す回路
は、論理ゲートを縦積みした５ＣＦＬ回路であり、３人
カナンド（ＮＡＮＤ）回路を実現したものである。ただ
し、この回路では、出力レベルを所望のレベルにするた
めのレベルシフト用ソースホロワ回路が省かれている。
この回路は、一対の負荷素子４１．４２と、駆動用トラ
ンジスタ４３〜４８と、定電流源４９とで構成され、電
源端子５０．５１にはそれぞれｖｖＤＤ′ＳＳ が印加されている。駆動用トランジスタ４３．４４のそ
れぞれのゲートには相補的な入力信号Ａ、Ａが、また、
駆動用トランジスタ４５．４６のゲートには相補的な入
力信号Ｂ、Ｂが、さらに、駆動用トランジスタ４７．４
８のゲートには相補的な入力信号Ｃ，Ｃが与えられ、各
駆動用トランジスタ対によって論理演算処理がなされ、
出力端子５８．５９に相補的な出力信号ＱＳＱが現れる
。
ンジスタ４３〜４８と、定電流源４９とで構成され、電
源端子５０．５１にはそれぞれｖｖＤＤ′ＳＳ が印加されている。駆動用トランジスタ４３．４４のそ
れぞれのゲートには相補的な入力信号Ａ、Ａが、また、
駆動用トランジスタ４５．４６のゲートには相補的な入
力信号Ｂ、Ｂが、さらに、駆動用トランジスタ４７．４
８のゲートには相補的な入力信号Ｃ，Ｃが与えられ、各
駆動用トランジスタ対によって論理演算処理がなされ、
出力端子５８．５９に相補的な出力信号ＱＳＱが現れる
。
ところで、上述した５ＣＦＬ回路で用いられるＭＥＳＦ
ＥＴの構造は、短ゲート化の傾向にある。
ＥＴの構造は、短ゲート化の傾向にある。
ＭＥＳＦＥＴのゲート長を短くするのは、ＦＥＴ自身の
容量の低減とドレインコンダクタンスｇ。
容量の低減とドレインコンダクタンスｇ。
の向上を図り、ＩＣを高性能化するためである。
しかし、ゲート長の短縮に伴い、短ゲート効果というマ
イナスの現象が生じることが知られている。
イナスの現象が生じることが知られている。
すなわち、ＭＥＳＦＥＴのドレイン電流は、本来ドレイ
ン−ソース間電圧に依存せず、定電流源としての特性を
示すものであるが、ゲート長が極端に短いとドレイン電
圧の変化によって定電流特性がくずれしまう。この現象
は、特に１μｍ以下のゲート長をもつＦＥＴに著しい。
ン−ソース間電圧に依存せず、定電流源としての特性を
示すものであるが、ゲート長が極端に短いとドレイン電
圧の変化によって定電流特性がくずれしまう。この現象
は、特に１μｍ以下のゲート長をもつＦＥＴに著しい。
ここで、このような短ゲートのＭＥＳＦＥＴを第４図の
縦積み５ＣＦＬ回路の駆動用トランジスタ４３〜４８に
用いた場合を考えてみる。駆動用トランジスタ４３．４
４のドレイン端子は共に負荷素子４１．４２に直接接続
されているのでドレイン電圧に関して対称性が保たれて
いる。しかし、駆動用トランジスタ４５．４６の対につ
いては、駆動用トランジスタ４５のドレインが上位レベ
ルの信号を扱う駆動用トランジスタ４３を介して負荷素
子４１に接続されているのに対し、駆動用トランジスタ
４６のドレインは負荷素子４２に直接接続されている。
縦積み５ＣＦＬ回路の駆動用トランジスタ４３〜４８に
用いた場合を考えてみる。駆動用トランジスタ４３．４
４のドレイン端子は共に負荷素子４１．４２に直接接続
されているのでドレイン電圧に関して対称性が保たれて
いる。しかし、駆動用トランジスタ４５．４６の対につ
いては、駆動用トランジスタ４５のドレインが上位レベ
ルの信号を扱う駆動用トランジスタ４３を介して負荷素
子４１に接続されているのに対し、駆動用トランジスタ
４６のドレインは負荷素子４２に直接接続されている。
したがって、駆動用トランジスタ４６のドレイン端子電
圧は、駆動用トランジスタ４５のドレイン端子電圧に比
べて高くなる。−すると、駆動用トランジスタ４５．４
６の特性が、短ゲート効果により異なったものとなって
しまい、論理回路動作に支障を来す。駆動用トランジス
タ４７．４８については、さらに大きなドレイン電圧の
相違が生じる。
圧は、駆動用トランジスタ４５のドレイン端子電圧に比
べて高くなる。−すると、駆動用トランジスタ４５．４
６の特性が、短ゲート効果により異なったものとなって
しまい、論理回路動作に支障を来す。駆動用トランジス
タ４７．４８については、さらに大きなドレイン電圧の
相違が生じる。
上記課題を解決するために、本発明の半導体論理回路は
、縦積みの５ＣＦＬ回路において、少なくとも１つの駆
動用トランジスタ対に関し、負荷素子との間で直列接続
された上位レベルの信号を扱う他の駆動用トランジスタ
の段数が少ない方の駆動用トランジスタのドレインに電
圧補償用トランジスタが直列に接続されているものであ
る。
、縦積みの５ＣＦＬ回路において、少なくとも１つの駆
動用トランジスタ対に関し、負荷素子との間で直列接続
された上位レベルの信号を扱う他の駆動用トランジスタ
の段数が少ない方の駆動用トランジスタのドレインに電
圧補償用トランジスタが直列に接続されているものであ
る。
電圧補償用トランジスタが対になった駆動用トランジス
タの一方に付加されると、２つの駆動用トランジスタの
動作ドレイン端子電圧がほぼ等しくなる。したがって、
短ゲート効果により定電流特性が多少損なわれているゲ
ート長の短いＭＥＳＦＥＴが駆動用トランジスタとして
用いられても、互いに等しい動作領域で動作する。その
ため、駆動用トランジスタ対による電流切替動作が安定
している。
タの一方に付加されると、２つの駆動用トランジスタの
動作ドレイン端子電圧がほぼ等しくなる。したがって、
短ゲート効果により定電流特性が多少損なわれているゲ
ート長の短いＭＥＳＦＥＴが駆動用トランジスタとして
用いられても、互いに等しい動作領域で動作する。その
ため、駆動用トランジスタ対による電流切替動作が安定
している。
第１図は本発明の一実施例である３人力ナンド回路を示
す回路図である。本実施例の回路は、第４図に示す従来
の５ＣＦＬ回路による３人力ナンド回路とは、電圧補償
用トランジスタ６０．６１が付加されている点が相違す
る。
す回路図である。本実施例の回路は、第４図に示す従来
の５ＣＦＬ回路による３人力ナンド回路とは、電圧補償
用トランジスタ６０．６１が付加されている点が相違す
る。
電圧補償用トランジスタ６０は、中段の駆動用トランジ
スタ４５．４６の動作ドレイン端子電圧を等しくするた
めに、駆動用トランジスタ４５．４６のうち負荷素子４
２側に繋がっている駆動用トランジスタ４６のソースに
接続されている。電圧補償用トランジスタ６０のゲート
には、駆動トランジスタ４６の上位レベルの駆動用トラ
ンジスタであって、駆動用トランジスタ４６と同じく負
荷素子４２側に接続され ている駆動用トランジスタ４４のゲートに与えられる信
号と同じ信号、すなわち入力信号Ａが与えられている。
スタ４５．４６の動作ドレイン端子電圧を等しくするた
めに、駆動用トランジスタ４５．４６のうち負荷素子４
２側に繋がっている駆動用トランジスタ４６のソースに
接続されている。電圧補償用トランジスタ６０のゲート
には、駆動トランジスタ４６の上位レベルの駆動用トラ
ンジスタであって、駆動用トランジスタ４６と同じく負
荷素子４２側に接続され ている駆動用トランジスタ４４のゲートに与えられる信
号と同じ信号、すなわち入力信号Ａが与えられている。
電圧補償用トランジスタ６１は、下段駆動用トランジス
タ４７．４８のドレイン端子電圧を等しくするために置
かれ、そのゲートは駆動用トランジスタ４５．４６のう
ち負荷素子４２側に繋がっている駆動用トランジスタ４
６のゲートに接続され、入力信号Ｂが与えられている。
タ４７．４８のドレイン端子電圧を等しくするために置
かれ、そのゲートは駆動用トランジスタ４５．４６のう
ち負荷素子４２側に繋がっている駆動用トランジスタ４
６のゲートに接続され、入力信号Ｂが与えられている。
本実施例はこのように構成されているので、各段におい
て、一対の駆動用トランジスタのそれぞれのドレインと
負荷素子との間に介在するトランジスタの数は等しくな
る。したがって、駆動用トランジスタの動作ドレイン端
子電圧が各駆動用トランジスタ対ごとに揃う。
て、一対の駆動用トランジスタのそれぞれのドレインと
負荷素子との間に介在するトランジスタの数は等しくな
る。したがって、駆動用トランジスタの動作ドレイン端
子電圧が各駆動用トランジスタ対ごとに揃う。
第２図は本発明の他の実施例であり、３人力ナンド回路
において、下段の駆動用トランジスタ４７．４８の対に
対してのみ、電圧補償用トランジスタ６１を付加したも
のである。この実施例においても、たとえば入力信号Ｂ
がハイレベルとなると、駆動用トランジスタ４７は、上
位レベルの駆動用トランジスタ４６を介して負荷素子４
２に接続され、駆動用トランジスタ４８は、電圧補償用
トランジスタ６１を介して同じく負荷素子４２に接続さ
れる。したがって、駆動用トランジスタ４７．４８の動
作ドレイン端子電圧はほぼ等しくなる。
において、下段の駆動用トランジスタ４７．４８の対に
対してのみ、電圧補償用トランジスタ６１を付加したも
のである。この実施例においても、たとえば入力信号Ｂ
がハイレベルとなると、駆動用トランジスタ４７は、上
位レベルの駆動用トランジスタ４６を介して負荷素子４
２に接続され、駆動用トランジスタ４８は、電圧補償用
トランジスタ６１を介して同じく負荷素子４２に接続さ
れる。したがって、駆動用トランジスタ４７．４８の動
作ドレイン端子電圧はほぼ等しくなる。
以上、いずれの実施例においても、電圧補償用トランジ
スタのゲートには、上位レベルの駆動用トランジスタに
与えられる信号と同じ信号が与えられているが、固定電
圧を与えても良い。
スタのゲートには、上位レベルの駆動用トランジスタに
与えられる信号と同じ信号が与えられているが、固定電
圧を与えても良い。
なお、上記本実施例では、出力信号レベルを所望のレベ
ルに変換するためのレベルシフト用のソースホロワ回路
が省かれているが、この回路を付加すれば、たとえば入
力信号Ａ、Ａと出力信号Ｑ１Ｑのレベルを一致させるこ
とができる。
ルに変換するためのレベルシフト用のソースホロワ回路
が省かれているが、この回路を付加すれば、たとえば入
力信号Ａ、Ａと出力信号Ｑ１Ｑのレベルを一致させるこ
とができる。
また、上記２つの実施例はいずれも、３人力ナンド回路
であるが、駆動用トランジスタ対の段数や接続を換える
ことより、種々の論理回路を組むことができる。
であるが、駆動用トランジスタ対の段数や接続を換える
ことより、種々の論理回路を組むことができる。
以上説明したように、本発明の半導体論理回路によれば
、差動型論理ゲートを構成する一対の駆動用トランジス
タの動作ドレイン端子電圧点を揃えることができる。し
たがって、短ゲート効果により定電流特性が多少損なわ
れているゲート長の短いＭＥＳＦＥＴが駆動用トランジ
スタとして用いられても、対になっている駆動用トラン
ジスタは互いに等しい動作領域で動作する。そのため、
駆動用トランジスタ対による電流切替動作が安定してい
る。換言すると、本発明の半導体論理回路によれば、短
ゲート効果に対しても歩留まり良くＩＣを製造すること
ができる。
、差動型論理ゲートを構成する一対の駆動用トランジス
タの動作ドレイン端子電圧点を揃えることができる。し
たがって、短ゲート効果により定電流特性が多少損なわ
れているゲート長の短いＭＥＳＦＥＴが駆動用トランジ
スタとして用いられても、対になっている駆動用トラン
ジスタは互いに等しい動作領域で動作する。そのため、
駆動用トランジスタ対による電流切替動作が安定してい
る。換言すると、本発明の半導体論理回路によれば、短
ゲート効果に対しても歩留まり良くＩＣを製造すること
ができる。
第１図は本発明の一実施例を示す回路図、第２図は本発
明の他の実施例を示す回路図、第３図は従来の５ＣＦＬ
回路によるインバータを示す回路図、第４図は従来の５
ＣＦＬ回路による３人力ナンド回路を示す回路図である
。 ４１．４２・・・負荷素子、４３〜４８・・・駆動用ト
ランジスタ、４９・・・定電流源、５０．５１・・・電
源端子、５２〜５７・・・入力端子、５８．５９・・・
出力端子、６０．６１・・・電圧補償用トランジスタ。 特許出願人 住友電気工業株式会社 代理人弁理士 長谷用 芳 樹間
塩 １） 辰 也Ｗ 視カー沢グ１Ｊ 第 図 ｓｓ 賃嵩拶１】で・ある３人力テ；ド凹■トｖ３１？
明の他の実施例を示す回路図、第３図は従来の５ＣＦＬ
回路によるインバータを示す回路図、第４図は従来の５
ＣＦＬ回路による３人力ナンド回路を示す回路図である
。 ４１．４２・・・負荷素子、４３〜４８・・・駆動用ト
ランジスタ、４９・・・定電流源、５０．５１・・・電
源端子、５２〜５７・・・入力端子、５８．５９・・・
出力端子、６０．６１・・・電圧補償用トランジスタ。 特許出願人 住友電気工業株式会社 代理人弁理士 長谷用 芳 樹間
塩 １） 辰 也Ｗ 視カー沢グ１Ｊ 第 図 ｓｓ 賃嵩拶１】で・ある３人力テ；ド凹■トｖ３１？
Claims (1)
- 一対の負荷素子と、ソースが互いに接続された駆動用電
界効果トランジスタ対の複数組と、定電流源とを有し、
各駆動用電界効果トランジスタ対において駆動用電界効
果トランジスタのドレインが上位レベルの信号を扱う駆
動用電界効果トランジスタ対のソースまたは前記負荷素
子に接続され、最下位レベルの信号を扱う駆動用電界効
果トランジスタ対のソースが定電流源に接続されている
半導体論理回路において、少なくとも１つの駆動用電界
効果トランジスタ対に関し、前記負荷素子との間で直列
接続された上位レベルの信号を扱う他の駆動用電界効果
トランジスタの段数が少ない方の駆動用電界効果トラン
ジスタのドレインに電圧補償用電界効果トランジスタが
直列に接続されている半導体論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050849A JP2539908B2 (ja) | 1989-03-01 | 1989-03-01 | 半導体論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050849A JP2539908B2 (ja) | 1989-03-01 | 1989-03-01 | 半導体論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02228127A true JPH02228127A (ja) | 1990-09-11 |
| JP2539908B2 JP2539908B2 (ja) | 1996-10-02 |
Family
ID=12870170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1050849A Expired - Fee Related JP2539908B2 (ja) | 1989-03-01 | 1989-03-01 | 半導体論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2539908B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6429924U (ja) * | 1987-08-18 | 1989-02-22 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59158803A (ja) * | 1983-03-02 | 1984-09-08 | 日本「ほ」道株式会社 | 舗装の修繕工法 |
-
1989
- 1989-03-01 JP JP1050849A patent/JP2539908B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6429924U (ja) * | 1987-08-18 | 1989-02-22 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2539908B2 (ja) | 1996-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4100502A (en) | Class B FET amplifier circuit | |
| US4042839A (en) | Low power dissipation combined enhancement depletion switching driver circuit | |
| US4405870A (en) | Schottky diode-diode field effect transistor logic | |
| JPH10313236A (ja) | 遅延回路 | |
| EP1112619A2 (en) | Constant gate drive mos analog switch | |
| US4808851A (en) | ECL-compatible semiconductor device having a prediffused gate array | |
| US4092548A (en) | Substrate bias modulation to improve mosfet circuit performance | |
| US6072333A (en) | Tristate output circuit | |
| US4713559A (en) | Multiple input and multiple output or/and circuit | |
| US4489246A (en) | Field effect transistor logic circuit having high operating speed and low power consumption | |
| KR19990022761A (ko) | 제 1 뉴런 ｍｏｓｆｅｔ 및 기준 소오스에 의해 제공되는 2개의 전기값을 비교하기 위한 회로 | |
| EP0110916B1 (en) | Current-driven enfet logic circuits | |
| CA1265590A (en) | Field effect digital logic circuits | |
| US6577170B1 (en) | CMOS transconductor with increased dynamic range | |
| JPS62109428A (ja) | 温度補償つき論理ゲ−ト | |
| JPH02228127A (ja) | 半導体論理回路 | |
| US4954730A (en) | Complementary FET circuit having merged enhancement/depletion FET output | |
| JPH0444422A (ja) | 半導体論理回路 | |
| JPH0625063Y2 (ja) | 電流切換形論理回路 | |
| JPH01175407A (ja) | 半導体集積回路 | |
| JPH02241115A (ja) | 半導体論理回路 | |
| JPS63158904A (ja) | 集積回路装置 | |
| JPH0290627A (ja) | 入力回路 | |
| JP2670356B2 (ja) | 化合物半導体集積回路 | |
| JPH10209855A (ja) | トランジスタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |