JPH0222706Y2

JPH0222706Y2 -

Info

Publication number: JPH0222706Y2
Application number: JP13042182U
Authority: JP
Priority date: 1982-08-28
Filing date: 1982-08-28
Publication date: 1990-06-19
Also published as: JPS5934367U

Description

【考案の詳細な説明】〔産業上の利用分野〕この考案は、いろいろな産業分野で使用されて
いるワイヤハーネス（配線用束線）の検査用装置
に係り、自動車、自動販売機、通信機器、電算
機、産業機械等の内部配線、機器相互間の接続に
使用されるワイヤハーネスの良否、不良個所の検
出を短時間に検査するための装置であり、IC、
マイクロプロセツサを使用した信頼度の高い検査
用装置を提出するものである。

すでにこの種のワイヤハーネス試験機は多く実
用化されているところであるが、実際に使用する
場合、作業者の技能を必要とするなど、改良の余
地が多い。本考案はとくに技能を必要とせず、一
般的常識人でも楽に使用できるような試験機の実
現を意図して考案されたもので、束線あるいはコ
ネクタ付ケーブルなどのワイヤハーネスの接続状
態を瞬時に試験し、良品、誤配線、断線、短絡等
の情報を作業者に通知するワイヤハーネスチエツ
カを提供するものである。

〔従来の技術と考案が解決すべき課題〕従来この種のチエツカには使用上、いくつかの
不便な点が見受けられた。たとえば、チエツカの
主たる機能が導通、非導通の試験にあつたから、
何番端子と某番端子が短絡もしくは開放という試
験結果を得るにすぎず、試験結果の表示もまたそ
のようなものにすぎなかつた。例えば、左側の端
子であるＬ１，Ｌ２…Ｌ４端子がそれぞれ右側端
子であるＲ１，Ｒ２…Ｒ４端子に接続されている
束線について見ると、正常な結線結果は左１番端
子と右１番端子短絡（Ｓ：Ｌ１−Ｒ１）左１番端
子と右２番端子開放（Ｏ：Ｌ１−Ｒ２）のごと
く、第１表の試験をすべて表示しなければならな
かつた。ここでＳはShort（短絡）を、ＯはOpen
（開放）をそれぞれ意味する。また、かりにＬ１
−Ｒ２、Ｌ２−Ｒ１が結線された場合、すなわち
混線（クロス）の場合には第２表に示すような状
態となり、Ｌ１とＬ２が、あるいはＲ１とＲ２と
が正しく結線されていないことが分る。第２表の
例で、これらの間の混線であることには分るとし
てもしかし、他にも開放、短絡、混第１表第２表Ｓ：Ｌ１−Ｒ１Ｏ：Ｌ１−Ｒ１Ｏ：Ｌ１−Ｒ２Ｓ：Ｌ１−Ｒ２Ｏ：Ｌ１−Ｒ３Ｏ：Ｌ１−Ｒ３Ｏ：Ｌ１−Ｒ４Ｏ：Ｌ１−Ｒ４Ｓ：Ｌ２−Ｒ２Ｓ：Ｌ２−Ｒ１Ｏ：Ｌ２−Ｒ３Ｏ：Ｌ２−Ｒ２Ｏ：Ｌ２−Ｒ４Ｏ：Ｌ２−Ｒ３Ｓ：Ｌ３−Ｒ３Ｏ：Ｌ２−Ｒ４Ｏ：Ｌ３−Ｒ４Ｓ：Ｌ３−Ｒ３Ｏ：Ｌ４−Ｒ４Ｏ：Ｌ３−Ｒ４Ｓ：Ｌ４−Ｒ４第３表第４表Ｏ：Ｌ１−Ｒ１Ｏ：Ｌ１−Ｒ１Ｏ：Ｌ１−Ｒ２Ｓ：Ｌ１−Ｒ２Ｏ：Ｌ１−Ｒ３Ｏ：Ｌ１−Ｒ３Ｏ：Ｌ１−Ｒ４Ｏ：Ｌ１−Ｒ４Ｏ：Ｌ２−Ｒ１Ｏ：Ｌ２−Ｒ１Ｓ：Ｌ２−Ｒ２Ｓ：Ｌ２−Ｒ２Ｏ：Ｌ２−Ｒ３Ｏ：Ｌ２−Ｒ３Ｏ：Ｌ２−Ｒ４Ｏ：Ｌ２−Ｒ４Ｓ：Ｌ３−Ｒ３Ｓ：Ｌ３−Ｒ３Ｏ：Ｌ３−Ｒ４Ｏ：Ｌ３−Ｒ４Ｓ：Ｌ４−Ｒ４Ｓ：Ｌ４−Ｒ４線があると、どれかどうなのか判別しにくいとい
う状態に多く出逢う。しかも混線は線の入れ違い
であり、配線作業で生し易い誤りであるから、混
線が早く診断できることは、修理作業に当つても
望ましいことであつた。この考案はこの種の問題
すなわち、束線のような配線材の接続状態をすば
やく検知し、混線の状態を早く診断できるように
するという問題の解決を目的としている。

〔課題を解決するための手段〕

本考案は、マイクロプロセツサを利用したワイ
ヤハーネスチエツカであつて、とくに混線（クロ
ス）配線の状態を検出するために、特別のテスト
手順を採用した混線判定手段を設けた。このテス
ト手順、すなわち混線判定手順は、まず非導通
（オープン；開放）の試験を行ない、ついで、短
絡（シヨート；導通）の試験を行なう。この二つ
の試験手順は、それぞれ第３図及び第４図の流れ
図に示すものであり、詳しく手順を説明すると次
のようになる。

(1) 非導通テスト（非導通がないことの確認）端子群に印加する全部の電圧をオフにする。

◇ 次の接続グループの有無を判断する。

なければ試験終了、あれば次の接続グループ
の代表端子（Ａと命名）に電圧を印加する。

その接続グループの各端子の電圧を順に調
べ、 ◇ 各端子の電圧から導通・非導通を判断す
る。

各端子がすべて導通ならその接続グループの
試験は終了。Ａ端子の電圧をオフにしてへ移
行。（あるいはへ移行）その接続グループに非導通の端子があれば
（Ｂと命名）それを記憶し、その接続グループ
より後に来る各端子の電圧を調べる。

◇ 導通する端子の有無を判断する。

導通する端子がなければＡ−Ｂは断線である
から、その表示をする。不良品と判断。（ある
いはへ移行）導通する端子があれば（Ｃと命名）それを記
憶し、その端子が属する接続グループの各端子
の電圧を調べる。

◇ 導通・非導通を判断する。

すべて導通であればＡ−Ｂの断線を表示、不
良品と判断。（Ａ−Ｃの短絡は次の(2)で述べる
短絡テストで必ず見付けられる。）（あるいは
へ移行）非導通の端子があれば（Ｄと命名）それを記
憶し、Ａ端子に印加した電圧をオフにする。

次にＤ端子に電圧を印加してＢ端子の電圧を
調べる。

◇ Ｂ端子の導通・非導通を判断する。

Ｂ端子がオフであればＡ−Ｂは断線。

Ｂ端子がオンであればＢ−Ｄは混線と表示す
る。

次に短絡（シヨート）のないことを確認する
テストである。

(2) 短絡テスト全部の端子の電圧をオンにする。

◇ 次の接続グループの有無を判断する。

次の接続グループがなければテスト終了、あ
れば次の接続グループの各端子の電圧をオフに
する。

その接続グループの各端子の電圧を調べる。

◇ 各端子の電圧から導通・非導通を判断す
る。

各端子が全部オフならその接続グループのテ
ストは終了。へ移行。（あるいはへ移行）その接続グループにオンの端子があれば（Ａ
と命名）それを記憶し、他の電圧を全部オフに
してＡ端子にのみ電圧を印加し、その接続グル
ープより後に来る全端子の電圧を調べる。

◇ 導通する端子の有無を判断する。

すべてオフであれば誤配線はなかつたものと
判断し、へ移行。（あるいはへ移行）オンの端子があれば（Ｂと命名）それを記憶
し、その端子が属する接続グループの各端子の
電圧を調べる。

◇ 導通する端子の有無を判断する。

すべてがオンであれば、Ａ−Ｂ短絡の表示を
し、へ移行。（あるいはへ移行））オフの端子があれば（Ｃと命名）それを記憶
する。次にＡ端子が属するグループの電圧を調
べる。

◇ 導通・非導通を判断する。

すべてオンであれば、Ａ−Ｂ短絡の表示を
し、へ移行。オフの端子があれば（Ｄと命
名）それを記憶する。（へ移行）Ａ端子をオフにしてＤ端子に電圧を印加し、
Ｃ端子の電圧を調べる。

◇ Ｂ端子の導通・非導通を判断する。

ＢがオフであればＡ−Ｂの短絡を表示し、
へ移行。

Ｂがオンであれば（この場合は混線という誤
配線としてすでに表示されている(1)）、特に
誤配線の表示をしなくてもよい。へ移行。

〔実施例〕

本考案の構成を第１図に基いて説明する。共通
のバスライン１には、電源２、マイクロプロセツ
サ３、ランダムアクセスメモリイ（RAM）
４、読出し専用メモリイ（ROM）５、入出力装
置（Ｉ／Ｏ装置）６、および本体Ｉ／Ｏ装置１１
がそれぞれ接続されてシステムを構成している。
Ｉ／Ｏ装置には例えばデイスプレイ装置７、磁気
記録装置８、キイボード９、プリンタ１０、など
が必要に応じて使用され、バスラインはさらに拡
張可能に作られている。本体Ｉ／Ｏ装置はワイヤ
ハーネスチエツカの本体部分の入出力装置であつ
て、正面パネルにとりつけられたスイツチ１２
で、使用のモード（例えば現物を参照して試験を
するか、カセツトテープに記録された情報を参照
するか）の指定、作業の開始終了の指定、良品ク
リアの指定をすることができるほか、作業中断、
とばし作業の指令部１３、信号取り出し端子１４
などを備えると便利である。また、この本体Ｉ／
Ｏ装置１１にはスキヤナ制御部１５が接続され、
マイクロプロセツサ３の指令によつて動作する。
ワイヤハーネスチエツカの端末には一群の端子１
６があつて、被試験ワイヤハーネス１７の端末も
しくは端末にとりつけられたコネクタ１８と接続
可能にされている。本体Ｉ／Ｏ装置に結ばれたス
キヤナ制御部１５はスキヤナ１９を走査し、端子
１６（ひいては被試験ワイヤハーネスの各素線）
に電圧を順次印加し、また、被試験ワイヤハーネ
スの端末（コネクタ）１８に生じた電圧を受領す
る。電圧受領の信号は本体Ｉ／Ｏ装置１１を経由
して、マイクロプロセツサの指令により、情報処
理され、導通、非導通の判定に基いて、良品、不
良品に分類され、不良品については、断線短絡、
混線が区別され、その場所、態様がＩ／Ｏ装置６
で表示、出力される。ROM５には主として制御
用の情報が、またRAM４には主として試験時の
情報が記憶される。図では端子１６、コネクタ１
８、スキヤナ１９をそれぞれ４個ずつ示した。

本考案で混線（クロス配線）を検出し、表示す
るために採用した構成の特徴を第２図の機能ブロ
ツク図により説明する。前記したテスト手順は
ROM５に記憶されている。マイクロプロセツサ
３は次に説明する三つの機能を実現する手段とし
て動作する。すなわち、まず、本体Ｉ／Ｏ装置１
１をROM５に記憶されたテスト手順と、本体
Ｉ／Ｏ装置に外部から入力された指令とに従つて
制御する制御手段である。

次に、混線判定手段である。前記制御手段によ
り制御された本体Ｉ／Ｏ装置１１にはスキヤナ制
御部１５が従属され、スキヤナ１９から所定のテ
スト手順に従つて、端子毎に電圧が印加され、ま
たオフとされて発生した電圧の有無が端子毎に検
出される。電圧の印加手順と検出電圧の状態を適
宜記憶し、導通、非導通、しいては混線の判定を
する。混線判定手段が作動される手順はROM５
に記憶されるテスト手順の一部である。これを混
線判定手順と呼ぶが、その手順は次の通りであ
る。すなわち、端子群に印加する電圧をオフとする。

次の接続グループの代表端子Ａに電圧を印加
する。次の接続グループがなければ試験終り。

その接続グループの各端子の電圧を調べる。
各端子がすべて導通ならその接続グループの試
験終り。Ａの電圧をオフにして、へ。

その接続グループに非導通の端子があればそ
れを記憶しＢ、その接続グループより後に来る
各端子の電圧を調べる。導通の端子がなければ
Ａ−Ｂは断線。

導通の端子があればそれを記憶しＣその端子
が属する接続グループの各端子の電圧を調べ
る。すべて導通であれば、Ａ−Ｂは断線。

非導通の端子があればそれを記憶しＤ、Ａの
端子に印加した電圧をオフにする。次にＤ端子
に電圧を印加しててＢ端子の電圧を調べる。Ｂ
端子がオフであればＡ−Ｂは断線。Ｂ端子がオ
ンであればＢ−Ｄは混線。

この手順を先に述べた第１表ないし第３表の結
線について順に見ていくことにする。簡単のため
に、各端子１６−１，１６−２，１６−３，１６
−４及びそれと接続するコネクタ１８−１，１８
−２，１８−３，１８−４はいずれも４端子とし
ておく。第１表は正常な結線で、断線も混線も異
常短絡もない接続状態を示す。第２表は、Ｌ１−
Ｌ２；Ｌ２−Ｒ１が混線している。第３表は、断
線がＬ１−Ｒ１に見られる。第４表はＬ１−Ｒ１
が断線し、Ｌ１−Ｒ２が異常短絡している。正常
な結線は左Ｌと右Ｒの数字が一致するところがＳ
であり、他がＯのものをいう。

開始時には、端子群の印加電圧をすべてオフ
とする。

計算機はカウンタが零から始まるとし、次の
接続グループとして、端子１６−１、コネクタ
１８−１が選ばれる。コネクタ１８−１にはＬ
１，Ｌ２，Ｌ３，Ｌ４の４つの端子があり、代
表端子ＡとしてＬ１がまず取り出され、ここに
電圧を印加する。このの段階は、次に代表端
子となる端子及び次の接続グループと順次選び
送つて行く過程であるから、このへ戻る手順
は多い。

Ｌ１，Ｌ２，Ｌ３，Ｌ４がそれぞれＲ１，Ｒ
２，Ｒ３，Ｒ４と導通するかどうか、コネクタ
１８−２，１８−３，１８−４、についてそれ
をスキヤンしてみる。

各端子がすべて導通状態、すなわち第１表の
ような接続状態ならば、１６−１，１８−１の
接続グループの試験は終了したことになる。
（Ａ端子の電圧をオフにしてへ移行。１６−
２，１８−２の接続グループの試験になる。）かりに第１表の第１欄でＬ１−Ｒ１がＳでな
くＯであつたとする。これは第２表、第３表又
は第４表の第１欄である。Ｌ１が代表端子Ａの
とき、非導通端子があることになり、Ｒ１端子
がＢと命名されＢは記憶される。

Ｌ１についてＲ１，Ｒ２，Ｒ３，Ｒ４を見る
と、第３表のように接続が全くない場合があ
る。これは、Ａ−Ｂが断線であることを意味す
る。

第３表の場合と違つて、第２表、第４表の場
合はＬ１−Ｒ２はＳ（導通）である。Ｒ２をＣ
と命名し、これを記憶する。

Ｌ２−Ｒ２，Ｌ３−Ｒ３，Ｌ４−Ｒ４を見
て、すべてが導通であればＡ−Ｂは断線であ
る。（第４表）第２表のように非導通の端子Ｌ２−Ｒ２があ
る。Ｌ２をＤと命名し、Ｄを記憶する。

Ｄ（Ｌ２）に電圧を印加して、Ｂ（Ｒ１）を見
る。

導通であれば第２表のように混線（クロス）
であり、非導通であれば４表のようにＡ（Ｌ１）
−Ｂ（Ｒ１）は断線である。

三番目の機能を実現する手段は表示信号発生手
段で、混線判定の結果をマイクロプロセツサ３の
指示により、Ｉ／Ｏ装置において例えばＢ−Ｄ端
子混線を意味する表示を行なうための表示信号を
発するようにする。あるいは外部にその表示信号
を出力できるようにする。第２図では本体Ｉ／Ｏ
装置を経由して、出力する例も挙げてある。

以上は、本考案の特徴である混線テストすなわ
ち、第３図の非導通テストを中心に説明したが、
第４図の短絡テストを行なうこともできる。これ
らテスト手順によれば通常の導通、非導通のテス
トが当然に行なわれていることは理解できよう。

〔考案の効果〕本考案によれば、通常の導通、非導通のテスト
はもとより、前記のテスト手順（アルゴリズム）
を使用することにより、マイクロプロセツサを動
作せしめるようにしたから、従来の手法ではわず
らわしい作業であつたワイヤハーネス中の混線
（クロス）を容易に、明確に、すばやく摘示する
ことができる。したがつて配線検査作業の能率を
著しく向上させることができる。

【図面の簡単な説明】

第１図は本考案の構成図を示し、第２図は本考
案の機能ブロツク図を示す。図中の符号は、１…
…バスライン、２……電源、３……マイクロプロ
セツサ、４……RAM、５……ROM、６……
Ｉ／Ｏ装置、１１……本体Ｉ／Ｏ装置、１５……
スキヤナ制御部、１６……端子（群）、１７……
被試験ワイヤハーネス、１８……スキヤナ、をそ
れぞれ示す。第３図及び第４図はテストの流れ図
を示す。

Claims

【実用新案登録請求の範囲】 (1) バスライン１にそれぞれ接続された電源２、
マイクロプロセツサ３、RAM４、ROM５、
Ｉ／Ｏ装置６および本体Ｉ／Ｏ装置１１と、被
試験ワイヤハーネス１７を接続する端子群１６
と、該端子群に順次接続し、それぞれの端子に
電圧を印加するか、印加された電圧を受領する
スキヤナ１９と、該Ｉ／Ｏ装置に接続され、そ
の指令に従つて該スキヤナを制御走査するスキ
ヤナ制御部とから構成されるワイヤハーネスチ
エツカであつて：前記ROM５に記憶された所定のテスト手順
によつて前記本体Ｉ／Ｏ装置を制御可能とした
制御手段と、該制御手段により制御された該本
体Ｉ／Ｏ装置に従属する前記スキヤナを介し
て、該ROMに記憶された所定の混線判定手順
により、非導通端子間の混線を判定する混線判
定手段と、該混線判定手段の判定に基き、前記
Ｉ／Ｏ装置に混線表示信号を発する表示信号発
生手段とを備えたことを特徴とするワイヤハー
ネスチエツカ。 (2) 前記混線判定手順は、ある接続グループの代
表端子Ａに電圧を印加し、その接続グループに
属する各端子の電圧を調べてその接続グループ
にある第一の非導通端子Ｂを検出記憶し、その
接続グループより後に来る各端子の電圧を調べ
て第二の非導通端子Ｄを検出記憶して後、前記
代表端子Ａの印加電圧をオフとし、しかる後に
前記第二の非導通端子Ｄに電圧を印加して、前
記第一の非導通端子Ｂの電圧がオンであること
を確認する混線判定手順であることを特徴とす
る実用新案登録請求の範囲第１項記載のワイヤ
ハーネスチエツカ。