JPH02224242A - 半導体基板処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体基板処理装置、特にそのチャンバーのク
リーニング時期決定に供する手段に関するものである。

（従来の技術） 従来、このような分野の技術としては、［ソリッド　ス
テート　テクノロジー（Ｓｏｌｉｄ　５ｔａｔｅ　Ｔｅ
ｃｈｎｏｌｏ（ＩＶ）Ｊ　　（１９８８−４＞ペンウェ
ル　パブリッシング　カンパニー（Ｐｅｎｎｗｅｌｌ　
Ｐｕｂｌｉｓｈｉｎｇ　Ｃｏｌ１ｌｐａｎｙ）Ｐ、１０
９−１１２に記載されるものがあっな。前記文献には半
導体基板に対する処理のうち、ドライエツチング　プロ
セスに関する技術が記載されている。以下、その構成を
説明する。

二酸化ケイ素（Ｓ　１０２　）膜に対するエツチングに
おいて、高エツチングレートの実現及び下地の多結晶シ
リコン或は単結晶シリコンとの高選択比を実現するなめ
に、六フッ化イオウ（ＳＦ６）と三フッ化メタン（ＣＨ
Ｆ３）の混合ガスによる２ステツプのエツチングプロセ
スが有効である。

この２ステツプのエツチングプロセスは、前記混合ガス
組成を変えて２段階のプラズマエツチングを施すもので
、第１のステップでは高エツチングレートを確保するた
めにＳＦ６のガス組成比を高く設定する。また、第２の
ステップでは下地との選択比を高めるために、ＣＨＦ３
のガス組成比を高く設定する。第１のステップで予定の
大部分の８１０２膜をエツチングし、残りを第２のステ
ップでエツチングすることにより、高エツチングレート
及び高選択比のエツチングが達成される６前記エツチン
グプロセスは、被エツチング用半導体基板を収容してプ
ラズマ放電を施すチャンバーを備えた半導体基板処理装
置によって行なわれる。前記チャンバー内への半導体基
板の供給と２ステツプエツチングとを繰り返すことによ
り、多数枚の半導体基板に対する連続処理がなされる。

その際、第２のステップではＣＨＦ３のガス組成比を高
く設定している。ので、チャンバー内にはＣＨＦ３に起
因するフロロカーボン系のポリマーが形成される。とこ
ろがこのポリマーは、次に繰り返されるＳＦ６組成比の
高い第１のステップで削減され、ポリマー膜厚の増加に
よるエツチング特性の変動が制御される。また、ポリマ
ーに起因して発生するパーティクル（微粒子）の低減も
図られる。

前記エツチングプロセスの安定性は、半導体基板連続処
理時におけるエツチングレートの変動とパーティクル数
の増加によって評価されるものであり、チャンバー内に
形成されたポリマー量が安定性に重大な影響を及ぼす。

ここに、前記プロセスでチャンバーにクリーニングを施
さない場合において、エツチングレートは半導体基板約
２７５枚終了時まで殆ど一定であり、パーティクル数の
増加は約１０００枚処理時でもＯ，ＯＳ個／　ｃ　ｍ２
程度という結果が得られている。これらの結果から、半
導体基板５００枚程度まではチャンバーにクリーニング
を施すことなく安定した連続処理が可能であると考えら
れている。

以上のＳＦｅ＋ＣＨＦ３ガスを用いたプラズマエツチン
グの他に、六フッ化エタン（Ｃ２Ｆ６〉＋ＣＨＦ３のフ
ロロカーボン系のガスを用いたプラズマエツチングも広
く行なわれている。これらのエツチングにおいても、同
様の半導体基板処理装置が用いられており、そのチャン
バー内に形成されるポリマーに起因してエツチングプロ
セスの安定性が変動する。そして、半導体基板の処理枚
数を目安としたチャンバークリーニング時期の決定が広
く行なわれている。

（発明が解決しようとする課題〉 しかしながら、上記の半導体基板処理装置を用いた基板
処理では、チャンバーのクリーニング時期を容易かつ適
切に決定できないという課題があった。

即ち、クリーニング時期を決定するなめには、それぞれ
のエツチング条件下において多数回のエツチングを繰り
返し、エツチングレートやパーティクル数に関する実績
データを集積した後、それらの解析値等から基板処理枚
数に基づくクリーニング時期を決定せねばならず、実用
上極めて困難な上に精度上の問題もある。また、クリー
ニング時期決定のために、例えば半導体基板の処理枚数
等の管理値を設定しても、管理値に対するエツチング特
性のばらつきに対応しきれないという問題が残る。さら
に、処理装置におけるトラブル等の不測の事態には全く
対応することができない。これらの管理値からのばらつ
きや不測の事態を生じれば、半導体基板の著しい歩留り
低下を来たしてしまう。

本発明は、前記従来技術がもっていた課題として、チャ
ンバーの適切なりリーニング時期の決定が困難な点、及
び半導体基板の歩留り低下を来たす点について解決した
半導体基板処理装置を提供するものである。

（課題を解決するための手段） 前記課題を解決するために、第１の発明は、半導体基板
を収容するチャンバーを有し、そのチャンバー内で前記
半導体基板上の膜に対するエツチング処理もしくは前記
チャンバー内で前記半導体基板に対する膜の堆積処理を
施す半導体基板処理装置において、前記チャンバー内に
形成されるポリマー或は堆積膜の状態を光学的に検出す
る検出部と、前記検出部の出力に基づき前記ポリマー或
は堆積膜の状態が許容範囲内にあるか否かの評価を行う
評価部とを、設けたものである。

第２の発明では、第１の発明において、前記検出部は、
前記チャンバー内に偏光を照射する発光装置と、前記チ
ャンバー内で反射した前記偏光の反射光を受光する受光
装置とで構成する。

前記評価部は、前記受光装置の出力に基づき前記ポリマ
ー或は堆積膜の特性値を算出し、その算出値が許容値内
にあるか否かの判定を行う機能を有している。

第３の発明では、第１の発明において、前記検出部は、
前記チャンバー内を照らす光源と、前記チャンバー内に
おける所定箇所の表面像を受光する受光装置とで構成す
る。前記評価部は、前記受光装置の出力に基づき、前記
受光した表面像と予め設定された像との一致／不一致を
判定する画像処理機能を有している。

（作用） 第１の発明によれば、以上のように半導体基板処理装置
を構成したので、検出部は、チャンバー内に形成された
ポリマー或は堆積膜の状態（例えば、膜厚やその物質特
性）を光学的に検出してその状態を直接的及び定量的に
観察する働きをする。

評価部は、検出部の出力に基づき、前記状態が許容範囲
内にあるか否かの判定、評価を行い、チャンバーのクリ
ーニング時期を決定し、それを管理する働きがある。

第２の発明において、発光装置がチャンバー内に偏光を
照射すると、その反射光が受光装置で受光される。する
と、評価部では、受光装置の出力を入力し、所定の演算
を行ってその演算結果と許容値との比敦、判定を行う。

第３の発明において、光源がチャンバー内を照らすと、
そのチャンバー内の表面像が受光装置で受光される。評
価部では、受光装置の出力を入力し、受光した表面像と
予め設定された像との比敦、判定を行う。

従って、前記課題を解決することができる。

（実施例〉 第１図は、本発明の第１の実施例を示す半導体基板処理
装置の概略構成図である。

この半導体基板処理装置は、プラズマエツチングに用い
られるもので、チャンバー１を有している。チャンバー
１の内部上面及び下面にはそれぞれ上部電極２及び下部
電極３が設けられており、上部電極２は高周波電源（Ｒ
Ｆ電源）４に接続されている。

前記チャンバー１の互いに対向する側壁には、それぞれ
光透過用の窓５，６が設けられている。

一方の窓５側には、例えばレーザと偏光板とから成る発
光装置７が設けられ、他方の窓６側には、受光素子等で
構成された光／電変換用の受光装置８が設けられている
。

発光装置７及び受光装置８により、検出部が構成されて
いる。この発光装置７及び受光装置８の相対的な位置関
係は、レーザ光源から偏光板を経た偏光が上部電極２に
おいて反射し、その反射光が受光装置８に入射するよう
に設定されている。

受光装置８の出力側には、評価部９が接続されている。

評価部９は、演算回路及びメモリ等を有するコントロー
ラで構成されている。

次に、上記構成の半導体基板処理装置を用いたＳ　ｉ　
０２膜のプラズマエツチングについて説明する。

半導体基板１０上に形成されたＳ　ｉ　０２膜のプラズ
マエツチングにおいて、Ｃ２Ｆ　ｅ　＋　ＣＨＦ　３等
のフロロカーボン系の混合ガスがエッチングガスとして
用いられることが多い。このガスはエツチングに有効で
あるが、チャンバー１の内壁にフロロカーボン系のポリ
マーを形成する。このポリマーはプラズマ状態と密接に
関連し、ポリマーが定常状態にある場合には所定のエツ
チング特性、即ち所定の均一性、選択比及び形状加工性
等を得ることができる。

前記ＣＦ　　＋ＣＨＦ３の混合ガスを用いた工ッチング
を施すに際し、先ず半導体基板１０をチャンバー１内の
下部電極３上に載置する。次いで、ＲＦ電源４によりＲ
Ｆパワーを上部電極２に印加し、半導体基板１０のＳｉ
Ｏ２膜にプラズマエツチングを施す。同様の動作を繰り
返すことにより、多数枚の半導体基板１１に対するエツ
チングが施される。

このエツチングプロセスにおいて、Ｃ２Ｆ６＋ＣＨＦ３
ガスを用いることによりチャンバー１の上部電極２を含
む内壁面にはポリマーが形成される。このポリマーの形
成状態を観察するため、発光装置７から偏光を生ザしぬ
、窓５を介して上部電極２に向けて出射する。出射され
た偏光は上部電極２に形成されたポリマー面で反射し、
その反射光が窓６を経て受光装置８に入射する。受光装
置８は入射した偏光の情報を評価部９に伝え、評価部９
はその情報からポリマーの膜厚及び屈折率の値を算出す
る。これにより、ポリマーの膜厚や物質特性等を知るこ
とができる。

前記評価部９には、所定のエツチング特性を維持できる
ポリマー膜厚汲び屈折率の許容値が予め記憶されており
、エツチング毎に算出された膜厚及び屈折率がこの許容
値内にあるか否かをチエツクする。算出値が許容値を超
えたときにはアラームを発してチャンバー１のクリーニ
ング時期を知らせたり、もしくはクリーニングの実施及
びクリーニング後の慣らし放電を実施するようにプログ
、ラムされている。

前記ポリマー膜厚及び屈折率の許容値の設定は、電極温
度の変動及び窒素や酸素の混入等、半導体基板１０の連
続処理中に想定される現象がエツチング特性及びポリマ
ー状態に与える影響を事前に評価することによって行な
うことができる。

上記の発光装置７及び受光装置８によるポリマーの観察
は、例えば個々の半導体基板１０に対するエツチング終
了後、プラズマ放電が停止される基板搬送時毎に繰り返
して実施される。従って、プラズマ放電の影響を受けず
に再現性良くポリマーを観察することができる。

このように本実施例では、ポリマーを直接かつ定量的に
観察することにより、チャンバー１のクリーニング時期
を決定するので、的確な判断を容易に下すことができる
。また、エツチング特性を確実に把握できるので、その
ばらつきを極めて小さく抑えられると共に、装置トラブ
ル等の不測事態にも的確に対応できる。さらに、ポリマ
ーを半導体基板１０の搬送時に観察するので、スループ
ットに悪影響を与えず、工程を進捗させることができる
。

第２図（ａ）、（ｂ）は、本発明の第２の実施例を示す
半導体基板処理装置の概略構成図であり、第１図中の要
素と共通の要素には共通の符号が付されている。なお、
第２図（ａ）は上部電極２を観察する図、第２図（ｂ）
は下部電極３を観察する図である。

この半導体基板処理装置は、第１の実施例と同様に、プ
ラズマエツチングに用いられるもので、チャンバー１、
上部電極２、下部電極３、ＲＦ電源４、及び窓５．６を
備えている。

一方の窓５側には、チャンバー１内を照らすための光源
７Ａが設けられ、他方の窓６側には、受光装置８Ａが設
けられている。受光装置８Ａは、光源７Ａによって照ら
された上部電極２や下部電極３等の表面像を受光するも
ので、その表面像を結像するための光学系１１と、光／
電変換機能を有するＣＣＤ　（荷電結合素子）型固体撮
像素子等の光センサ１２とを、備えている。

光センサ１２の出力側には、画像処理装置やＣＲＴ等で
構成される評価部９Ａが接続されている。

この半導体基板処理装置では、第１の実施例と同様にし
て、半導体基板１０に対するプラズマエッチングが行わ
れる。

チャンバー１内に形成されたポリマーの形成状態を観察
する場合、ＲＦ電源４を印加していない例えば半導体基
板１の搬送時に行なう。

即ち、第２図（ａ）に示すように、光源７Ａにより、窓
５を通して上部電極２を照らす。すると、上部電極２の
表面像が、窓６及び光学系１１を通して光センサ１２に
結像される。光センサ１２は、入射光を電気信号に変換
して評価部９Ａへ与える。

評価部９Ａでは、光センサ１２の出力に対して画像処理
を行い、観察された上部電極２の表面像をＣＲＴ等に表
示する。

この評価部９Ａには、クリーニングが必要な場合の上部
電極２の複数の表面像が予め記憶されている。評価部９
Ａは、観察された表面像と、予め記憶された表面像とを
比較し、観察された表面像が記憶された表面像の一つと
一致した場合には、アラームを発してチャンバー１のク
リーニング時期を知らせたり、あるいはクリーニングの
実行及びクリーニング後の慣らし放電を実施するよう制
御する。

従って、第１の実施例とほぼ同様に、ポリマーの膜厚及
び屈折率等を直接的及び定量的に観察してチャンバーク
リーニング時期の的確な管理が行える。しかも、第１の
実施例では、発光装置７が例えばレーザ及び偏光板で構
成されているので、装置が大型化するおそれがあるが、
この第２図（ａ）の実施例では、単なる照明用の光源７
Ａを用いればよいため、装置の小型化が図れる。

第２図（ａ）では、上部電極２の表面を観察することに
より、チャンバークリーニング時期を決定しているが、
第２図（ｂ）に示すように、光学系１１及び光センサ１
２の光軸を変える等して、下部電極３の表面を観察する
ことにより、チャンバークリーニング時期を決定するこ
とも可能である。同様にして、上部電極２及び下部電極
３以外の箇所の観察も可能である。

従って、第１の実施例では、ポリマー観察を一箇所での
み行うので、チャンバークリーニング時期を必ずしも的
確に決定できるとはかぎらないが、この第２の実施例で
は、より広範な領域のポリマー観察が可能となる。

なお、本発明は図示の実施例に限定されず、種々の変彫
が可能である。その変形例としては、例えば次のような
ものがある。

（１）　第１図では、発光装置７からの偏光を上部電極
２に照射し、上部電極２上のポリマーを観察するものと
したが、第２図で説明したように、半導体基板１が載置
される下部電極３以外のチャンバー１内壁においてポリ
マーを観察するようにしてもよい。このようにしても、
チャンバー１のクリーニング時期を決定することができ
る。

（２）　第１図の発光装置７はレーザと偏光板から成る
ものとしたが、これに限らず偏光が得られるならば、如
何なる構成としてもよい。また、発光装置７及び受光装
置８は、エリプソメトリ−によって構成することもでき
る。

（３）　被エツチング膜はＳｉＯ２膜のみに限定される
ものではなく、エツチングガスもＣ２Ｆｅ＋ＣＨＦ　　
のみに限定されない。例えば、ＳＦ６＋ＣＨＦ３やＳＦ
６十五フッ化塩化エタン（Ｃ２ｃ、Ｑ　Ｆ５）等の比軸
的ポリマーが形成されにくいガスを用いたエツチングに
対しても、上記実施例を適用できる。

（４）　上記実施例では、半導体基板処理装置としてエ
ツチング装置について説明したが、本発明は化学的気相
堆積法（ＣＶＤ法）等における堆積装置としての半導体
基板処理装置にも適用可能である。即ち、堆積装置の場
合にはチャンバー内に堆積膜が形成されるが、この堆積
膜に対しエツチングのポリマーと同様の扱いを施すこと
により、第１図または第２図とほぼ同様の装置を利用す
ることができる。

（発明の効果） 以上詳細に説明したように、第１．第２の発明によれば
、ポリマー或は堆積膜の状態を光学的に検出する検出部
と、前記状態を評価する評価部とを設けたので、チャン
バー内に形成されたポリマー或は堆積膜の膜厚やその物
質特性等を直接的及び定量的に観察することができる。

これにより、チャンバーのクリーニング時期に対する判
断が的確かつ容易に下せるようになり、しかもエツチン
グ或は堆積特性のばらつきを極力抑制し、かつ装置トラ
ブル等の不測事態にも的確に対応することができる。ま
た、スループットに悪影響を与えず、工程を効率的に進
捗させることも可能となる。従って、半導体基板の処理
工程における著しい効率化と歩留り向上が達成できる。

第２の発明では、発光装置の偏光によりチャンバー内を
照射しているのに対し、第３の発明では、単に光源を用
いてチャンバー内を照らしている。

そのため、第３の発明では、小型で、より簡単な装置構
成となり、より広範な領域のポリマー或は堆積膜の情報
を得ることができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す半導体基板処理装
置の構成図、第２図（ａ）、（ｂ）は本発明の第２の実
施例を示す半導体基板処理装置の構成図である。 １・・・・・・チャンバ、２・・・・・・上部電極、３
・・・・・・下部電極、７・・・・・・発光装置、７Ａ
・・・・・・光源、８，８Ａ・・・・・・受光装置、９
，９Ａ・・・・・・評価部、１０・・・・・・半導体基
板。

Claims (1)

1. 【特許請求の範囲】 １、半導体基板を収容するチャンバーを有し、そのチャ
   ンバー内で前記半導体基板上の膜に対するエッチング処
   理もしくは前記チャンバー内で前記半導体基板に対する
   膜の堆積処理を施す半導体基板処理装置において、 前記チャンバー内に形成されるポリマー或は堆積膜の状
   態を光学的に検出する検出部と、 前記検出部の出力に基づき前記ポリマー或は堆積膜の状
   態が許容範囲内にあるか否かの評価を行う評価部とを、 設けたことを特徴とする半導体基板処理装置。 ２、請求項１記載の半導体基板処理装置において、前記
   検出部は、前記チャンバー内に偏光を照射する発光装置
   と、前記チャンバー内で反射した前記偏光の反射光を受
   光する受光装置とで構成し、前記評価部は、前記受光装
   置の出力に基づき前記ポリマー或は堆積膜の特性値を算
   出し、その算出値が許容値内にあるか否かの判定を行う
   機能を有する半導体基板処理装置。 ３、請求項１記載の半導体基板処理装置において、前記
   検出部は、前記チャンバー内を照らす光源と、前記チャ
   ンバー内における所定箇所の表面像を受光する受光装置
   とで構成し、 前記評価部は、前記受光装置の出力に基づき、前記受光
   した表面像と予め設定された像との比較、判定を行う画
   像処理機能を有する半導体基板処理装置。