JPH02218223A - 周波数フィルタ付きａ／ｄ変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はＡ／Ｄ変換回路に関し、特にサンプリング周期
が変化したときに自動的に不要周波数成分を除去するフ
ィルタ付きのＡ／Ｄ変換回路に関する。

［従来の技術］ 従来、この種のＡ／Ｄ変換器は、サンプリング周期Ｔに
対し周波数ｆが１／２Ｔより大きい成分は折り返し歪と
なるので不要周波数成分として除去していた。従って、
サンプリング周期Ｔが異なるときには、除去する周波数
も異なるので、別個のフィルタを用意する必要があった
。

［発明が解決しようとする問題点］ 上述した従来のＡ／Ｄ変換回路は、互いに異なる複数の
サンプリング周期Ｔで機能する場合は、特性が互いに異
なる複数のフィルタを用意する必要があり、１つのフィ
ルタだけを使用した回路では１種類のサンプリング周期
だけでしか機能てきないという問題点かあった。

［問題点を解決するための手段］ 本発明に係るＡ／Ｄ変換回路はサンプリングクロックの
周期を検出して周期検出信号を出力する周期検出器と、
サンプリングクロックを検出し１パルスの第１パルス信
号を出力する第１発振器と、前記第１パルス信号を検出
して異なるタイミングで１パルスの第２パルス信号を出
力する第２発振器と、入力信号と上記周期検出信号との
商を求めその値を表す演算信号と出力する除算器と、上
記代にパルス信号が第１レベルの間上記演算信号を積分
する積分器と、積分した値を保持するサンプルホールド
回路と、上記サンプルホールド回路に保持された値をＡ
／Ｄ変換するＡ／Ｄ変換器とからなる。

［実施例］ 本発明について図面を参照して説明する。

第１図は本発明の一実施例を示すプロ・ンク図である。

周期検出器１１は一定周期のパルス列であるサンプリン
グのためのクロック信号２１の周期を検出し、検出した
周期の値を振幅とする周期検出信号２２を出力し、発振
器１２．１３は入力信号２１、またはパルス信号２３に
それぞれ応答して一定のパルス幅を持った１パルスのパ
ルス信号２３．２４をそれぞれ出力する。除算器１４は
信号２５と周期検出信号２２との割り算を行い、商を表
す演算信号２６を出力し、積分器１５はパルス信号２４
が低レベルの時は演算信号２６を積分した値を積分信号
２７として出力、パルス信号２４が高レベルの時は積分
信号２７の値を０にリセットする。サンプルホールド回
路１６はパルス信号２３が高レベルの間、積分信号２７
の値を取り込み、パルス信号２３が低レベルになっても
、そのときの積分信号２７の値杯保持し、ホールド信号
２８として出力する。Ａ／Ｄ変換器１７は、アナログの
ボールド信号２８をパルス信号２３のタイミングでサン
プリングしてデジタル形式に変換し、デジタル信号２９
を出力する機能を有する。

本発明のＡ／Ｄ変換器の動作は、入力端子２から第２図
（ａ）に示すようなサンプリングのためのクロック信号
２１が入力され、周期検出器１１でクロック信号２１の
周期Ｔに振幅が比例する周期検出信号２２が作られる。

発振器１２てはクロック信号２１が検出されると、第２
図（ｂ）に示すパルス幅Ｔ１の１パルスのパルス信号２
３が形成され、発振器１３ではパルス信号２３の立ち下
がりが検出されて第２図（Ｃ）に示すパルス幅Ｔ２の１
パルスのパルス信号２４が出力される。除算器１４で入
力端子１から入力された信号２５の振幅が周期Ｔを示す
周期検出信号２２の振幅で割り算され、第２図（ｄ）に
示すような演算信号２６に変換される。積分器１５ては
第２図（ｅ）に示すように積分信号２７を時刻ｔ−Ｔ２
からｔまでのＴ２の期間ではその振幅を「０」にし、時
刻ｔからｔ十Ｔ−Ｔ２までのＴ−Ｔ２の期間で演算信号
２６を積分した値とする。時刻ｔ＋Ｔ−Ｔ２以降は同し
ことが繰り返されて積分信号２７が出力され、サンプル
ホールド回路１６てはホールド信号が第２図（ｆ）に示
すように時刻ｔ−ＴＩＴ２からｔ−Ｔ２までのＴ１０期
間に振幅が積分信号２７と同じになり、時刻ｔ−Ｔ２か
らｔ＋Ｔ−Ｔ　１−Ｔ２まてのＴ−ＴＩの期間はその振
幅が保持されたままとなり、時刻を十Ｔ−Ｔ　Ｉ−Ｔ２
以降は同じことが繰り返される。Ａ／Ｄ変換器１７では
第２図（ｇ）に示すように第２図（ｆ）で示すホールド
信号２８の振幅が保持された期間の振幅値がデジタル形
式に変換され、デジタル信号２９として出力され、出力
端子３から取り出される。

入力端子１から入力される信号２５を周波数をｆとして
ｘ（ｆ、ｔ）と表すと、演算信号２６はｘ（ｆ、ｔ）／
Ｔとなり、時刻（を十Ｔ−７２）の積分信号２７は１式
で示される。

ここで、Ｔに対しＴ２を十分小さくすれば、１式は次の
２式のように近似できる。

ボールド信号２８で保持される振幅値は、２式で示され
る積分信号２７の値であるのて、端子３から取り出され
る振幅のデジタル信号２９も同じく２式で表される。従
って端子３から取り出されるデジタル信号２９は、時刻
ｔ＋Ｔ／２の時の振幅がサンプリング周期Ｔてサンプル
され、振幅が５ｉｎ（πｆＴ’）／πｆＴ倍されたもの
となる。５ｉｎ（ｙｃｆＴ）／ｙｃｆＴは第３図に示す
ようにｆＴ＞０．５つまり折り返し歪が出る周波数ｆ＞
１／２Ｔの成分が−３，９２ｄＢ以下に抑圧される。

従ってサンプリング周期Ｔを変えると、自動的に不要な
周波数ｆ＞１／２Ｔを除去するフィルタを形成できる。

第４図は第１図の周期検出器１１の具体例な示すブロッ
ク図である。発振器４１及び４２は第１図の発振器１２
及び１３と同してあり、定電圧発生回路４３は一定の電
圧Ｖを出力し、積分器４４及びサンプルホールド回路４
５は第１図の積分器１５及びサンプルホールド回路１６
とそれぞれ同じである。第４図の周期検出器の動作は、
第１図のクロック信号２１が入力端子５１から人力され
、定電位回路４３から一定電圧■が出力され、発振器４
１及び４２、積分器４４及びサンプルボールド回路４５
は第１図の発振器１２及び１３、積分器１５及びサンプ
ルホールド回路１６と同じ動作をし、信号５６が出力端
子３２から取り出され、第１図の周期信号２２となるも
のである。出力の信号５６は１式において、１／Ｔの除
算を余去し、ｘ（ｆ、ｔ）をＶとおいた信号となるので
次の３式となる。

＝　　ＶＴ ［３式］ 従って、出力の信号５６は周期Ｔに振幅が比例した周期
信号となる。

［発明の効果］ 以上説明したように本発明は、サンプリング周期が変化
するに従い変化する不要な周波数成分を、サンプリング
周期が変化するに従い特性が変化するフィルタで除去で
きるので、１つのＡ／Ｄ変換回路で、複数のフィルタを
用意する必要なく、異なったサンプリング周期でＡ／Ｄ
変換を行うことができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例に係るＡ／Ｄ変換回路の構成
を示すブロック図、第２図は一実施例の主要信号の波形
図、第３図は一実施例の特性を示すグラフ、第４図は一
実施例の周期検出器の一例を示したブロック図である。 ３、３２・ １１　・　・　・ １２．１３゜ １４　・　・　・　・ １５．４４　φ １６．４５・ １７　・　・　・　・ ４３　・　・　・　・

Claims (1)

【特許請求の範囲】
1. サンプリングクロックの周期を検出して周期検出信号を
   出力する周期検出器と、サンプリングクロックを検出し
   １パルスの第１パルス信号を出力する第１発振器と、前
   記第１パルス信号を検出して異なるタイミングで１パル
   スの第２パルス信号を出力する第２発振器と、入力信号
   と上記周期検出信号との商を求めその値を表す演算信号
   と出力する除算器と、上記第２パルス信号が第１レベル
   の間上記演算信号を積分する積分器と、積分した値を保
   持するサンプルホールド回路と、上記サンプルホールド
   回路に保持された値をＡ／Ｄ変換するＡ／Ｄ変換器とか
   らなる周波数フィルタ付きＡ／Ｄ変換回路。