JPH02216562A

JPH02216562A - メモリのアクセス方法

Info

Publication number: JPH02216562A
Application number: JP1038830A
Authority: JP
Inventors: Masatoshi Kimura; 正俊木村
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1989-02-16
Filing date: 1989-02-16
Publication date: 1990-08-29
Anticipated expiration: 2015-05-08
Also published as: JP3038358B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野〕本発明はメモリカード等の半導体記憶装置のメモリのア
クセス方法に関するものであり、更に詳述すれば誤書き
込みによる影響回避並びにメモリカードの記憶保持状態
及びコネクタの結合状態の確認を行い得るアクセス方法
に関する。

〔従来の技術〕

第１図はメモリカードの回路構成を示した回路図である
。スタティックＲＡＭ　１はアドレスバス１０゜データ
バス１１．チップイネーブル線１２．ライトイネーブル
線１３及びアウトプットイネーブル線１４と接続してい
て、各バスまたは各線からそれぞれアドレス信号（Ａｄ
ｄ）　、データ信号（ＤＡＴＡ）　、チップ選択用のチ
ップイネーブル信号（Ｕ）、メモリへの書き込みを許可
するライトイネーブル信号（ＷＥ）　。

信号出力を許可するアウトプットイネーブル信号（庇）
をスタティックＲＡＭ　１へ入力する。スタティックＲ
ＡＭ　１は揮発性メモリであって、メモリカードの回路
にはデータ保持のために電池６が内蔵されている。メモ
リカードがデータ処理装置（図示せず）に接続されると
、メモリカードの電源端子９にデータ処理装置から電力
が供給される。

電源端子９は逆電流防止ダイオード２．保護ダイオード
８．電流制御抵抗７及び電池６を直列接続して接地して
いる。電源端子９と逆電流防止ダイオード２のアノード
との接続点は入力抵抗５を介して接地し、゛アドレスプ
ルアップ抵抗群４を介して接地し、アドレスプルアップ
抵抗群４を介してアドレスバスｌＯに接続している。

入力抵抗５は電源端子９を低インピーダンス化している
。逆電流防止ダイオード２のカソードは保護ダイオード
８のカソードと接続しており、両力ソードの接続点ａは
スタティックＲＡＭ　ｌの電源端子に接続している。逆
電流防止ダイオード２のカソードとスタティックＲＡＭ
　ｌの接続点ａはプルアップ抵抗３を介してチップイネ
ーブル線１２と接続している。

接地端子１５はデータ処理装置の接地端子に接続される
べき端子である。接地端子１６はデータ処理装置のカー
ド装着検知信号線１８と接続される。カード装着検知信
号線１８はプルアップ抵抗１７を介して電源に接続され
ている。従ってカード装着検知信号線１８はプルアップ
されて“Ｈ＋ｔレベルとなり、カードが接続されると接
地されて“Ｌ″レベルなる。

次にデータ処理装置にメモリカードが接続された場合の
動作について説明する。

電源端子９から電力が供給されるとデータ処理装置から
スタティックＲＡＭ　１へのアクセス動作がアドレスバ
ス１０．データバス１１．チップイネーブル信号線１２
．　ライトイネーブル１ｉ１１３．アウトプットイネー
ブル線１４を介して可能となる。電源端子９から電圧が
与えられた場合、保護ダイオード８の作用によって電池
６から電流が流出することがないので電池６は消耗しな
い。よってスタティックＲＡＭ　１の接続端子の電位は
、電源電圧から逆電流防止ダイオード２の順方向電圧を
減じたものとなる。

次にメモリカードをデータ処理装置に接続又は離脱した
場合の検出手段について説明する。

メモリカードの接続または離脱状態の判別は、カード装
着検知信号線１８の電位によって行われる。

前述の如くカード装着検知信号線１８の電位はメモリカ
ード接続時には“Ｌ”レベルとなり、離脱時には“Ｈ”
レベルとなる。データ処理装置はカード装着検知信号線
１８が“Ｉ、”レベルであることを検知するとメモリの
アクセスが可能となる。

〔発明が解決しようとする課題〕

従来のメモリカードでは、メモリカードのコネクタにお
ける接触不良または内蔵電池の消耗によるメモリカード
の記憶データの消滅にかかわらず、メモリカードの接地
端子に接続されたカード装着検知信号線は“Ｌ“レベル
であることを検知すると、アクセス動作を開始すること
が可能となる。

しかしながら、メモリカードのコネクタにおける接触不
良状態または内蔵電池の消耗によるメモリカードの記憶
データの消滅状態でアクセスされたメモリカードの記憶
データは信鎖性に欠けるという問題点がある。

本発明はこのような問題を解決するためになされたもの
であって、メモリカードの記憶保持状態及びコネクタに
おける接触不良についてアクセス動作を開始する前に検
査することを可能とするメモリのアクセス方法の提供を
目的とする。

〔課題を解決するための手段〕

本発明のメモリのアクセス方法は、２つの所定アドレス
に既知のデータを格納したメモリがデータ処理装置に接
続されると、該メモリカードの所定のアドレスの２つの
データを読み出し、各データの正誤を判定することを特
徴とする。

また、前記メモリの２つの所定アドレスのデータをアド
レスを入れかえて書き込んだ後に２つのデータを読み出
して各データの正誤を判定することを特徴とする特更にメモリカードの離脱状態でアドレスバスの電圧がプ
ルダウンされている場合はθ番地以外のデータを、また
該アドレスバスの電圧がプルアップされている場合は最
上位番地のデータ以外のデータを、データ処理装置がア
クセスすることを特徴とする。

〔作用〕

本発明の第１のメモリのアクセス方法は、データ処理装
置がデータをアクセスする前に、メモリカードの２つの
所定アドレスに格納された既知のデータを読み出して各
データの正誤を判定するので、メモリカードに内蔵され
た電池の有効性及びデータ処理装置のコネクタの結合状
態を検査して、各データが正しい場合は少なくともメモ
リの読み出しについて確認したことになり、メモリのア
クセスを可能とする。

更に第２のメモリのアクセス方法は、データ処理記憶が
データをアクセスする前に、メモリの前記２つのデータ
のアドレスを入れかえて書き込んだ後に２つのデータを
読み出して各データの正誤を判定するのでメモリの書き
込み部の接触状態も検知して、各データが正しい場合は
メモリのアクセスを可能とする。

第３のメモリのアクセス方法は、外部ノイズによって誤
書き込みがおこりうる０番地または最上位番地のデータ
を無効化しておく。即ち、メモリカードの離脱状態でメ
モリのアドレスバスの電圧がプルダウンされている場合
は、アドレス信号が全て“Ｌルベルとなっているので０
番地に外部ノイズによる誤書き込みが発生し、メモリの
アドレスバスの電圧がプルアップされている場合は、信
号が全て“Ｈ”レベルとなっているので最上位番地に外
部ノイズによる誤書き込みが発生するので、データ処理
装置はメモリのアドレスバスの電圧状態に応じて０番地
または最上位番地のデータ以外のデータをアクセスする
ことによって正しいデータのアクセスを可能とする。

〔実施例〕

以下、本発明のメモリのアクセス方法について図面に基
づいて説明する。

第１図は本発明を適用するメモリカードの回路図であっ
て、以下に説明するように本発明方法の実施のためにス
タティックＲＡＭ　１の記憶内容が限定された以外は回
路の構成及び動作は従来例で述べたのと同様である。

第３図は本発明のアクセス方法が実行されるべきメモリ
カードの記憶内容を示しており、製造出荷時または発行
前に該メモリカードの０番地へ〇と最上位番地Ａ７に、
例えば８ビツトの検査用のデータが書き込まれている。

本実施例においては、第３図に示す如く０番地Ａ０に５
５Ｈを、最上位番地Ａ。にＡＡＨを格納しである。０番
地Ａ０と最上位番地Ａ１を検査用に利用しているので、
データ領域は前記２バイト分を除いた領域、即ちＡ、〜
Ａ　Ｒ−１番地となる。

次に本発明のメモリのアクセス方法について第２図に基
づいて説明する。

ステップ＃ｌにおいて書き込みチエツクフラグをリセッ
トする（０にセットする）。ステップ＃２でメモリカー
ドのＯ番地Ａ、及び最上位番地Ａ７のデータを読み出す
。ステップ＃３及び＃４において、Ｏ番地データが５５
Ｈ及び最上位番地データがＡＡＨであるか否かを判定す
る。０番地Ａ０及び最上位番地Ａ７のデータが正しい場
合は次のステップにすすみ、そうでない場合はステップ
＃１００に分岐して、メモリのアクセスを不可とする。

以上述べた０番地及び最上位番地のデータ読み出し及び
データ照合検査は以下の理由からメモリカードの記憶保
持状態即ち内蔵電池６が所定電圧を保持しているか否か
、及びコネクタの結合状態。

アドレスバス１０．データバス１１．チップイネーブル
信号綿１２．アウトプットイネーブル信号線１４の接触
状態を検査したことになる。つまり読み出し動作時には
チップイネーブル信号線１２とアウトプットイネーブル
信号線１４とが関与しているためである。０番地Ａ、デ
ータ読み出しにはアドレスバス１０の全端子を“Ｌ”レ
ベル及び最上位番地Ａ７データ読み出しにはアドレスバ
スｌＯの全端子を“Ｈ゛レベルする必要がある。

更に２つのデータは５５１１　（ｏｔｏｔｏｔｏｌ）と
ＡＡＨ（１０１０１０１０）であるので、２つのデータ
を読み出すためにデータバス１１の各ビットについてＨ
ＩＩレベル及び“Ｌ″レベルする必要があり、データバ
ス１１め接触状態が判別できる。そして読み出したデー
タが正しければメモリカードの記憶保持状態は正しいこ
とになる。

次に述べる処理手順は上述のメモリカードの記憶保持状
態及びコネクタの結合状態に加えてライトイネーブル信
号線１３の接続をも検査するためのものである。ステッ
プ＃、５において書き込みチエツクフラグのセット／リ
セット（Ｉｌｏ）を判別する。

書き込みチエツクフラグの値が１の場合ステップ＃２０
にすすみ、０の場合ステップ＃６にすすむ。

操作開始時はステップ＃ｌにて書き込みチエツクフラグ
をリセットしているので、ステップ＃６にすすむ、ステ
ップ＃６にてＯ番地Ａ、のデータと最上位番地Ａ、のデ
ータとを交換して書き込み動作を行った後、前記２デー
タを読み出す。書き込み動作が正常であれば、Ｏ番地デ
ータＡ６＝八Ａｌｌ。

最上位番地データＡい＝５５Ｈが読み出される筈である
。ステップ＃７及び＃８において、０番地へ〇及び最上
位番地へ〇のデータを判別し、正しい場合ステップ＃９
へ、そうでない場合はステップ＃１００へ分岐する。

従ってステップ＃３．＃４．＃７．＃８の分岐先である
ステップ＃１００は、コネクタの結合状態。

アドレスバス１０．データバス１１．チップイネーブル
信号線１２．　ライトイネーブル信号線１３．アウトプ
ットイネーブル信号線１４のいずれかの接触不良または
メモリカードの内蔵電池６の電圧の低下という理由から
メモリカードへのアクセス動作が不可能となることを報
知する。ステップ＃９では、ステップ＃６にて交換した
Ｏ番地へ〇と最上位番地へ〇のデータを元に戻す、即ち
、ＡＩ　＝５５Ｈ。

ＡＲ＝ＡＡ）Ｉとなる。

以上の検査が終了するとステ・ンブ＃ｌＯにて書き込み
チエツクフラグをセットし、フラグ判定ルーチン（＃５
）に戻る。ステップ＃１０を経てステップ＃５に戻った
場合、書き込みチエツクフラグの値は１となっているの
で、ステップ＃２０へ分岐する。ステップ＃２０にて書
き込みチエツクフラグをリセットし、メモリカードへの
アクセスが可能であることを報知する（＃２００）。

以上がメモリカードへのアクセス動作の可／不可を検査
する処理手順である。適用に際しては第２図のフローチ
ャートをサブルーチン化して、メモリカードのデータア
クセスに先立ってこのサブルーチンを呼びだす手段とす
るのがよい。

なお、本実施例においてデータは８ビツト構成としたが
、本発明はそれに限るものではなく８ビツト以外の構成
においても適用が可能である。

ところで、第１図においてメモリカードの所持または携
帯時の様に電源９から電力供給されていない場合、入力
抵抗５の作用によりアドレスバスｌＯはプｌｋダウンさ
れている。アドレスバス１，０がプルダウン状態、即ち
全アドレス信号が“Ｌ”　レベル状態下で外部ノイズが
はいってスタティックＲＡＭ　１に誤書き込みした場合
、誤書き込み０番地のみに発生することになる。この場
合第２図に示した実施例１の検査処理手順では、メモリ
カードの記憶保持状態及びコネクタの結合状態が正常で
あってもメモリのアクセスを不可と判断する。

さて、電源端子９より電圧が与えられている時は、アド
レスバス１０がプルダウンしている本実施例のメモリカ
ードにおいて誤書き込みが発生した場合のアクセス動作
について説明する。

第４図はＯ番地へ〇のデータを無効データとしてその他
のＡ、〜Ａ、％番地のデータをアクセス領域としたメモ
リカードである。本実施例のメモリカードにおいて、電
源端子９より電圧が与えられていない時はアドレスバス
ｌＯがプルダウンしているので、外部ノイズによる誤書
き込みはＯ番地Ａ０に発生する。しかしながら本実施例
のメモリカードは、第４図に示す如く０番地Ａ０のデー
タを無効データとしてその他のＡＩ−Ａ、番地のデータ
をアクセス領域としているので、アクセスされるべきデ
ータにおける外部ノイズによる誤書き込みの影響はない
。本実施例では、第１図の如くアドレスプルアップ抵抗
群４が電源端子９と逆電流防止ダイオード２との接続点
と、アドレスバス１０との間に介在しているので、０番
地Ａ０データを無効化したが、アドレスプルアップ抵抗
群４が逆電流防止ダイオード２と保護ダイオード８との
接続点と、アドレスバス１０との間に介在している場合
、電源端子９から電圧が与えられていない状態において
アドレスバス１０は電池６によってプルアップされてい
る。よって外部ノイズによる誤書き込みは最上位アドレ
スＡ７に発生するので、そのデータを無効化する。

なお、本実施例においてメモリの記憶手段はスタティッ
クＲＡＭとしたが、本発明はこれに限るものではなく、
他の半導体メモリであってもよい。

〔発明の効果〕

以上説明したとおり本発明のメモリのアクセス方法は、
アクセス動作を行う前に既知のデータを読み出し、照合
しているので記憶保持状態の確認。

書き込み動作の確認及びコネクタの結合状態の確認がで
きるという効果がある。また電源から電圧が与えられて
いない状態においてアドレスバスがプルダウンしている
場合は０番地以外のデータを、電源から電圧が与えられ
ていない状態においてアドレスバスがプルアップしてい
る場合は最上位番地以外のデータを、アクセス領域とし
ているので外部ノイズによって誤書き込みが発生しても
そのデータはアクセスしないので、アクセスされるデー
タ領域には何ら影響ないという効果がある。

【図面の簡単な説明】

第１図はメモリカードの回路構成を示す回路図、第２図
は本発明に係るメモリカードのアクセス可／不可を検査
する処理手順を示したフローチャート、第３図は第１及
び第２発明に係るメモリカードの記憶内容を示した概念
図、第４図は第３発明に係るメモリカードの記憶内容を
示す概念図である。ｌ・・・スタティックＲＡＭ　　　１０・・・アドレス
バス１１・・・データバス　　１２・・・チップイネー
ブル信号線１３・・・ライトイネーブル信号線　　１４
・・・アウトプットイネーブル信号線　　１８・・・カ
ード装着検知信号線なお、図中、同一符号は同一、又は相当部分を示す。

Claims

【特許請求の範囲】

（１）データ処理装置に離脱可能に接続されるべきメモ
リにおける２つの所定アドレスに予め既知のデータを格
納しておき、データ処理装置がメモリの他のアドレスを
アクセスするのに先立って、前記２つのデータを読み出
して各データの正誤を判定することを特徴とするメモリ
のアクセス方法。
（２）データ処理装置に離脱可能に接続されるべきメモ
リにおける２つの所定アドレスに予め既知のデータを格
納しておき、データ処理装置がメモリのデータをアクセ
スするのに先立って、前記２つのデータのアドレスを入
れかえて書き込んだ後にその２つのデータを読み出して
、各データの正誤を判定することを特徴とするメモリの
アクセス方法。
（３）データ処理装置に離脱可能に接続されるべきメモ
リのアドレスバスの電圧がプルダウンされている場合は
、０番地のデータ以外のデータを、また該アドレスバス
の電圧がプルアップされている場合は最上位番地のデー
タ以外のデータを、データ処理装置がアクセスすること
を特徴とするメモリのアクセス方法。