JPH02214345A - Sinad計 - Google Patents
Sinad計Info
- Publication number
- JPH02214345A JPH02214345A JP1035365A JP3536589A JPH02214345A JP H02214345 A JPH02214345 A JP H02214345A JP 1035365 A JP1035365 A JP 1035365A JP 3536589 A JP3536589 A JP 3536589A JP H02214345 A JPH02214345 A JP H02214345A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- range
- output
- data
- receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 17
- 238000006243 chemical reaction Methods 0.000 claims description 18
- 230000008030 elimination Effects 0.000 claims description 6
- 238000003379 elimination reaction Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000003786 synthesis reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 244000089409 Erythrina poeppigiana Species 0.000 description 1
- 235000009776 Rathbunia alamosensis Nutrition 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
Landscapes
- Noise Elimination (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(a)発明の技術分野
この発明は、FMまたはPM受信機の感度を測定すると
きに使用するSINAD計についてのものである。
きに使用するSINAD計についてのものである。
<b)従来技術と問題点
SINADとi! 、1G!IAL P[、US ll
0IsE IFIOlll 5TORT ION の
頭文字をとったもので、受信機の感度を規定する方法の
一つである。
0IsE IFIOlll 5TORT ION の
頭文字をとったもので、受信機の感度を規定する方法の
一つである。
次に、第3図を参照して従来技術によるSINAD計の
構成を説明する。
構成を説明する。
第3図の1は低周波発振器、2は信号発生器、3は受信
機、4はひずみ率計である。
機、4はひずみ率計である。
信号発生′a2は、低周波発振器1で周波数1kHzの
FMまたはPMをかけられる。
FMまたはPMをかけられる。
信号発生器2の出力は、受信機3に入り、受信機3を受
信状態にする。− ひずみ率計4は、受信機3の復調信号に応じてレンジを
切り換えるレンジアッテネータ41と、レンジアッテネ
ータ41の出力を一定レベルにする増幅回路42と、1
kHzの基本波信号だけを消去する帯域消去フィルタ4
3と、帯域消去フィルタ43を接断するスイッチ回路4
4と、スイッチ回路44からの信号を検波する検波回路
45と、検波回路45の出力を基準レベルにする可変抵
抗′rA4E3と、その出力を指示する指示計47で構
成されている。
信状態にする。− ひずみ率計4は、受信機3の復調信号に応じてレンジを
切り換えるレンジアッテネータ41と、レンジアッテネ
ータ41の出力を一定レベルにする増幅回路42と、1
kHzの基本波信号だけを消去する帯域消去フィルタ4
3と、帯域消去フィルタ43を接断するスイッチ回路4
4と、スイッチ回路44からの信号を検波する検波回路
45と、検波回路45の出力を基準レベルにする可変抵
抗′rA4E3と、その出力を指示する指示計47で構
成されている。
最初に、スイッチ回路44で帯域消去フィルタ43を断
にし、ひずみ率計4で受信機2の全復調出カニ信号S
+ N 音N+ひすみ:$Dが標準出力になるように、
ひずみ率計4のレンジアッテネータ41と可変抵抗器4
6で加減する。
にし、ひずみ率計4で受信機2の全復調出カニ信号S
+ N 音N+ひすみ:$Dが標準出力になるように、
ひずみ率計4のレンジアッテネータ41と可変抵抗器4
6で加減する。
次に、帯域消去フィルタ43を接続し、受信機3の復調
信号から1kHzの基本波信号Sを除き、残りの雑音N
とひずみ率りの合成レベルをひずみ率計4で測定する。
信号から1kHzの基本波信号Sを除き、残りの雑音N
とひずみ率りの合成レベルをひずみ率計4で測定する。
このようにして求めたS+N+DとN十りから、次の式
(+)により、SINADを求める。
(+)により、SINADを求める。
S I N A D = 20 X I OJ。(S+
N+D)/ (N+[))・・・・・・・・・・・・・
・・・・・・・・・・・(1)式(1)の値が、例えば
12dBの規定値になるように、信号発生器2の出力レ
ベルを加減し、受信機3に入る最小入力レベルを求める
。
N+D)/ (N+[))・・・・・・・・・・・・・
・・・・・・・・・・・(1)式(1)の値が、例えば
12dBの規定値になるように、信号発生器2の出力レ
ベルを加減し、受信機3に入る最小入力レベルを求める
。
この最小入力レベルが+8dBμ以下であることが、無
線設備の技術基準として定められている。
線設備の技術基準として定められている。
次に、第3図による測定データの一例を第4図に示す。
第4図の縦軸は受信機3の出力レベル相対値であり、横
軸は受信機3の入力レベルである。
軸は受信機3の入力レベルである。
第4図は、信号発生器2に1 k HZ %80%の標
準変調をかけ、受信機3の入力レベルを変化させたとき
の受信機3のS+N+DとN+Dを測定したものである
。
準変調をかけ、受信機3の入力レベルを変化させたとき
の受信機3のS+N+DとN+Dを測定したものである
。
第4図によれば、SINADが12dBになる感度は、
−9dBμである。
−9dBμである。
第4図からも分かるように、受信機3の入力レベルを下
げてくると、S+N+Dの値も% N+Dの値も変化す
る。
げてくると、S+N+Dの値も% N+Dの値も変化す
る。
したがって、SINADが12dBになる付近では、S
+N+Dも変化するので、そのたびにS+N+Dが標準
出力になるように、ひずみ率計4の可変抵抗器46を加
減しなければならない。
+N+Dも変化するので、そのたびにS+N+Dが標準
出力になるように、ひずみ率計4の可変抵抗器46を加
減しなければならない。
第4図のように、受信機3の最小入力レベルを求めるま
でには、ひずみ率計4の操作を繰り返さなければならな
いので、試験結果が出るまでに時間がかかるという問題
がある。
でには、ひずみ率計4の操作を繰り返さなければならな
いので、試験結果が出るまでに時間がかかるという問題
がある。
(c)発明の目的
この発明は、従来のS I NAD計に、タイミングパ
ルス発生回路、スイッチ駆動回路、A/D変換回路、演
算記憶回路、D/A変換回路、レンジ制御回路を追加し
、従来はひずみ率計の操作を数回繰り返して、試験結果
を出していたものを一度の操作で同じ結果を得られるよ
うにしたSINAD計の提供を目的とする。
ルス発生回路、スイッチ駆動回路、A/D変換回路、演
算記憶回路、D/A変換回路、レンジ制御回路を追加し
、従来はひずみ率計の操作を数回繰り返して、試験結果
を出していたものを一度の操作で同じ結果を得られるよ
うにしたSINAD計の提供を目的とする。
(d)発明の実施例
次に、この発明による実施例の構成図を第1図にボす。
第1図の11はレンジアッテネータ、12は増幅回路、
13は帯域消去フィルタ、14と15は検波回路、16
はスイッチ回路、17は増幅回路、18はA/D変換回
路、19は演算記憶回路、20はレンジ制御回路、21
はタイミングパルス発生回路、22はスイッチ駆動回路
、23はD/A変換回路、24は指示計である。
13は帯域消去フィルタ、14と15は検波回路、16
はスイッチ回路、17は増幅回路、18はA/D変換回
路、19は演算記憶回路、20はレンジ制御回路、21
はタイミングパルス発生回路、22はスイッチ駆動回路
、23はD/A変換回路、24は指示計である。
第1図の11〜16は、第3図の41〜45に対応する
。
。
レンジアッテネータ11は、例えば+20dBから一8
0dBの範囲を可変できるものを使用する。
0dBの範囲を可変できるものを使用する。
スイッチ回路16は、検波回路15側に接続されており
、レンジアッテネータ11は無人力持最小値のレンジで
ある一80dBに選ばれている。
、レンジアッテネータ11は無人力持最小値のレンジで
ある一80dBに選ばれている。
受信機3の復調信号は、レンジアッテネータ11と増幅
回路12を通って検波回路15に入る。
回路12を通って検波回路15に入る。
検波回路15の出力は、増幅回路17を通ってA/D変
換回路18に入る。
換回路18に入る。
A/D変換回路18の出力データは、演算記憶回路19
を介してレンジ制御回路20でレンジアッテネータ11
の増減を指令し、例えばOdBに設定する。
を介してレンジ制御回路20でレンジアッテネータ11
の増減を指令し、例えばOdBに設定する。
OdBに設定するということは、検波回路15を動作さ
せるのに十分なレベルにするということである。
せるのに十分なレベルにするということである。
レンツアッテネータ11のレンジがOdBに定まった後
、A/D変換回路18でS+N+Dの合成レベルデータ
を読みとる。
、A/D変換回路18でS+N+Dの合成レベルデータ
を読みとる。
これらのデータ読み込みのタイミングは、タイミングパ
ルス発生回路21によって決められる。
ルス発生回路21によって決められる。
次に、上記データ読み込みが完了したら、レンジアッテ
ネータ11のレンジをOdBに保ったま、ま、スイッチ
駆動回路22で、スイッチ回路16を検波回路14側に
切り換える。
ネータ11のレンジをOdBに保ったま、ま、スイッチ
駆動回路22で、スイッチ回路16を検波回路14側に
切り換える。
増幅回路12の出力は、帯域消去フィルタ13を通り、
検波回路14に入る。
検波回路14に入る。
検波回路I4の出力は、増幅回路17を通ってA/D変
換回路18に入る。
換回路18に入る。
そして、スイッチ回路16の切換えと同期してタイミン
グパルス発生回路21からデータ読込み信号が演算記憶
回路19に送られ、N+Dの合成レベルデータが読みと
られる。
グパルス発生回路21からデータ読込み信号が演算記憶
回路19に送られ、N+Dの合成レベルデータが読みと
られる。
そして、演算記憶回路19で、式(+)が演算される。
演算記憶回路19で演算され、算出されたデータはD/
A変換回路23に送られ、D/A変換回路23の出力に
接続された指示計24によって、SINAD値が表ホさ
れる。
A変換回路23に送られ、D/A変換回路23の出力に
接続された指示計24によって、SINAD値が表ホさ
れる。
なお、D/A変換回路23のデータを書き変えるタイミ
ングは、タイミングパルス発生回路21により決めてい
る。
ングは、タイミングパルス発生回路21により決めてい
る。
このときのタイミングパルスは、トートバンドメータの
応答時間に見合う速度の周期で発生する。
応答時間に見合う速度の周期で発生する。
すなわち、例えば10msなど、指示計が持つ応答性特
性を損なわない時間で書き換えられる。
性を損なわない時間で書き換えられる。
次に、スイッチ駆動回路22をある時間ごと、例えば1
00m5で、スイッチ回路1eをS+N+D側にし、初
期動作であるレンツアッテネータ11をOdBに設定し
、さらに前述の動作を繰り返す。
00m5で、スイッチ回路1eをS+N+D側にし、初
期動作であるレンツアッテネータ11をOdBに設定し
、さらに前述の動作を繰り返す。
次に、第1図のフローチャートを第2図に示す。
ステップ32〜34で、S+N+Dを読みとり、ステッ
プ35〜36で、SINAD値を読みとる。
プ35〜36で、SINAD値を読みとる。
ステ、プ39で、スイッチ回路18を切り換える。
(e)発明の効果
この発明によれば、従来のSINAD計に、タイミング
パルス発生回路、スイッチ駆動回路、A/D変換回路、
演算記憶回路、D/A変換回路、レンジ制御回路を追加
しているので、従来はひずみ率計の操作を数回繰り返し
て、試験結果を出していたが、−度の操作で同じ結果を
得られるようになうた。
パルス発生回路、スイッチ駆動回路、A/D変換回路、
演算記憶回路、D/A変換回路、レンジ制御回路を追加
しているので、従来はひずみ率計の操作を数回繰り返し
て、試験結果を出していたが、−度の操作で同じ結果を
得られるようになうた。
第1図はこの発明による実施例の構成図、第2図は第1
図のフローチャート、第3図は従来技術によるSINA
D計の構成図、第4図は第3図による測定データの一例
を示す図である。 1・・・・・・低周波発信器、2・・・・・・信号発生
器、3・・・・・・受信機、4・・・・・・ひずみ率計
、11・・・・・・レンジアッテネータ、12・・・・
・・増幅回路、13・・・・・・帯@m消去ィルタ、1
4・15・・・・・・検波回路、16・・・・・・スイ
ッチ回路、17・・・・・・増幅回路、18・・・・・
・A/D変換回路、19・・・・・・演算記憶回路、2
0・・・由レンジ制御回路、21・・・・・・タイミン
グパルス発生回路、22・・・・・・スイッチ駆動回路
、23・・・・・・D/A変換回路、24・・・・・・
指示計。 代理人 弁理士 小 俣 欽 司 図 第 図
図のフローチャート、第3図は従来技術によるSINA
D計の構成図、第4図は第3図による測定データの一例
を示す図である。 1・・・・・・低周波発信器、2・・・・・・信号発生
器、3・・・・・・受信機、4・・・・・・ひずみ率計
、11・・・・・・レンジアッテネータ、12・・・・
・・増幅回路、13・・・・・・帯@m消去ィルタ、1
4・15・・・・・・検波回路、16・・・・・・スイ
ッチ回路、17・・・・・・増幅回路、18・・・・・
・A/D変換回路、19・・・・・・演算記憶回路、2
0・・・由レンジ制御回路、21・・・・・・タイミン
グパルス発生回路、22・・・・・・スイッチ駆動回路
、23・・・・・・D/A変換回路、24・・・・・・
指示計。 代理人 弁理士 小 俣 欽 司 図 第 図
Claims (1)
- 【特許請求の範囲】 1、受信機からの復調全出力=信号S+雑音N+ひずみ
率Dを検波する第1の検波回路と、信号Sだけを帯域消
去フィルタで除き、雑音N+ひずみ率Dを検波する第2
の検波回路と、 クロックパルスごとに、第1の検波回路出力と第2の検
波回路出力とを切り換えるスイッチ回路と、 スイッチ回路の出力をアナログ信号からディジタル信号
に変換するA/D変換回路と、A/D変換回路の出力か
らSINAD値を演算し、記憶する演算記憶回路と、 演算記憶回路のデータで、レンジアッテネータをセット
するレンジ制御回路と、 演算記憶回路のデータでアナログ信号に変するD/A変
換器とを備えることを特徴とするSINAD計。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1035365A JPH02214345A (ja) | 1989-02-15 | 1989-02-15 | Sinad計 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1035365A JPH02214345A (ja) | 1989-02-15 | 1989-02-15 | Sinad計 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02214345A true JPH02214345A (ja) | 1990-08-27 |
Family
ID=12439875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1035365A Pending JPH02214345A (ja) | 1989-02-15 | 1989-02-15 | Sinad計 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02214345A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016052037A (ja) * | 2014-09-01 | 2016-04-11 | アンリツ株式会社 | 測定装置及び測定方法 |
-
1989
- 1989-02-15 JP JP1035365A patent/JPH02214345A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016052037A (ja) * | 2014-09-01 | 2016-04-11 | アンリツ株式会社 | 測定装置及び測定方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1173510A (en) | Muting circuit | |
US4559569A (en) | Circuit arrangement for correcting frequency response in accordance with frequency response of a sound field | |
US4092678A (en) | Bias setting method for magnetic recording-reproducing apparatus | |
JPH02214345A (ja) | Sinad計 | |
JPS606007B2 (ja) | 磁気録音再生機の最適録音特性検出方法 | |
GB2237463A (en) | Automatic volume control system responding to ambient noise | |
JPH0548475A (ja) | スケルチ回路 | |
JPS60141025A (ja) | 通信機器におけるト−ン信号発生方式 | |
SU1242848A1 (ru) | Цифровой калибратор фазы | |
KR940004183Y1 (ko) | 토글식 강/약 스피커음 발생 회로 | |
KR880002625Y1 (ko) | 음성합성을 이용한 디지탈 측정기 | |
JPS58175304A (ja) | デイジタル信号発生装置 | |
SU1383227A1 (ru) | Калибратор коэффициентов амплитудной модул ции | |
JPS61203719A (ja) | 信号処理回路 | |
SU881969A1 (ru) | Устройство формировани колебаний с заданным коэффициентом гармоник | |
JPS6117586Y2 (ja) | ||
KR0142551B1 (ko) | 자동 시계 시간 세팅장치 | |
SU651446A2 (ru) | Дисретный синхронизатор | |
JPS60127831A (ja) | ミユ−テイング装置 | |
JP2749584B2 (ja) | 掃引周波数信号発生器 | |
JPS634297Y2 (ja) | ||
JPH0326676Y2 (ja) | ||
SU1383225A1 (ru) | Функциональный преобразователь сопротивлени в код | |
JPS57125363A (en) | Test method of pll circuit | |
JPH04101516A (ja) | A/d変換器のオフセット補償回路 |