JPH02214198A - 多層プリント配線板 - Google Patents

多層プリント配線板

Info

Publication number
JPH02214198A
JPH02214198A JP1035253A JP3525389A JPH02214198A JP H02214198 A JPH02214198 A JP H02214198A JP 1035253 A JP1035253 A JP 1035253A JP 3525389 A JP3525389 A JP 3525389A JP H02214198 A JPH02214198 A JP H02214198A
Authority
JP
Japan
Prior art keywords
inner layer
circuit
circuits
layer
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1035253A
Other languages
English (en)
Inventor
Takeshi Kano
武司 加納
Koji Minami
浩司 南
Toru Higuchi
徹 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP1035253A priority Critical patent/JPH02214198A/ja
Publication of JPH02214198A publication Critical patent/JPH02214198A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野1 本発明は、内層回路が一部露出した多層プリント配線板
に関し、詳しくは露出された内層回路が多層積層時に樹
脂にて被覆されたり、又、多層積層時に剥離が生じるよ
うなことがないようになす技術に係るものである。
[従来の技術1 従来、内層回路1が一部露出している多層プリント配線
板においては、この露出内層回路1aを利用してチ・ン
プ(集積回路体)を導通連結するものである。そしてこ
のような多層プリント配線板においては、第7図(a)
(b)に示すように、内層回路1が積層された内層体3
の上に接着層5を介して外層体6を積層するのである。
[発明が解決しようとする1flffllところが、内
層体3に外層体6を接着層5を介して積層するのに、こ
の接着層5が流動性の強いものであれば、加熱加圧して
の積層時に接着N5が露出している内層回路1上に流動
し、露出した内層回路1を使用できなくなるという問題
がある。
そこで、接115を流動性の低いものにするのに、第7
図(b)に示すように、内層体3の内層回路1゜1開に
接着1@5が入り難(なり、内層体3の基材7への接着
不良が生じ、第6図のMIIAIで示す位置においてカ
ットするのに、その切断端面に接着不良が現れ、端面に
おいて剥離が生じるという問題がある。
本発明はこのような問題に鑑みてなされたものであり、
その目的とするところは、予め内層回路間の隙間を絶縁
層で埋めて内層回路面を略面一にしておくことで、流動
性の少ない接N層であって露出した内層回路を覆うよう
なことがないものでありながら、接着不良を回避し、端
面における剥離を生じることもない多層プリント配線板
を提供することにある。
[課題を解決するための手段1 本発明の多層プリント配線板は、内層回路1が一部露出
している多層プリント配線板において、内層回路1間の
隙間dを埋めて内層回路1の表面を略面一にする絶縁/
12が設けられて成ることを特徴とするものである。
[作用1 このように、内層回路1が一部露出している多層プリン
ト配線板において、内層回路1開の隙間dを埋めて内層
回路1の表面を略面一にする絶縁層2が設けられること
によって、内層回路1.1間の隙間dは絶縁層2にて埋
められて略面一になっていて、内外層を加熱加圧にて接
着層を介して積層接着するのに、その接着層は流動性を
^くしで内層回路1,1間のFJlllldに入り込む
必要がなく、流動性の低いものの使用が可能となり、流
動性を抑えることで、露出している内層回路1を覆うこ
とも回避し、それでいて面接触による積層接触を行え、
良好な接着が行え、剥離を防止するようにしたものであ
る。
[実施例J 以下本発明の実施例を図面に基づいて詳述する。
多層プリント配線板Aは第1図に示すように、下面に回
路8を有し、上面に内層回路1を有する内層体3の上に
上面に外層回路9を有する外層体6を接着/i95を介
して積N接着し、そして内層回路1がチップ(図示せず
)を実装する箇所Xにおいて露出しである。この露出し
た内層回路1にチップがワイヤーボンディングされる。
そして内層体3と外層体6を積層するのに、内層体6の
露出される箇所以外の内層回路1,1間の隙間dには第
3図に示すように、絶縁層2が埋められて内層回路1の
表面を略面一にしである。
この絶縁層2は第4図に示すように、内層回路1よりも
盛り上げるようにしてあってもよい。
このように、内層回路1.1間の隙間dを絶縁層2にて
埋めてその表面を略面一にすることによって、内外層体
3,6を加熱加圧して外層体6側の接着層5としてのプ
リプレグ5aを介して積層接着するのであり、そのプリ
プレグ5“aの樹脂は流動性を高くして内層回路1,1
lltlの隙間dに入り込む必要がなく、流動性の低い
ものの使用が可能となり、流動性を抑えることで、露出
していてチップとの導通を図る内層回路1を覆うことも
回避し、それでいて内層回路1の上面は偏平面となって
いて、面接触による積層接触を行え、良好な接着が行え
、鎖線lに沿って切断した後の剥離を防止することがで
きるのである。
接着層5としては、ガラスエポキシプリプレグ等のプラ
ス繊維強化物や、エポキシ樹脂等に樹脂流れを抑制する
ための無機物等が混入された接着用樹脂が好ましい。そ
して*Mfに沿って切断されて製品となる製品外周、つ
まり鎖線!近傍における内層回路1.1開の間隔dは、
1 、 I 11m以下とすることで、少なくとも内層
回路1,1間に入れられた絶kkM2との相末で、内層
回路1の表面の平滑性を略1.5μm以下にで外、接着
層5の樹脂分の流動をはんんと無いようにしても内外層
体3゜6の接着を良好に行うことができるのである。そ
して第5図(、)乃至(f)に示すように、製品外周部
の内層回路1の形態が考えられる。
[発明の効果1 以上要するに本発明は、内層回路が一部露出している多
層プリント配線板において、内層回路間の隙間を埋めて
内層回路の表面を略面一にする絶縁層が設けらるから、
内層回路間の隙間は絶縁層にて埋められて略面一になっ
ていて、内外層を加熱加圧にて接着層を介して積層接着
するのに、その接着層は流動性を高くして内層回路間の
隙間に入り込む必要がなく、流動性の低いものの使用が
可能となり、流動性を抑えることで、露出している内層
回路を覆うことを回避することができ、それでいて面接
触による積層接触を行え、良好な接着が行え、剥離を防
止できるという利点がある。
【図面の簡単な説明】
第1図は本発明の一実施例の断面図、第2図は同上の内
層体の断面図、第3図は同上のものに絶縁層を積層した
断面図、第4図は同上の他の実施例の断面図、第5図(
a)(b)(c)(dHe)(f)は同上の実施形態を
示す平面図、第6図は従来例の平面図、第7図(a)(
b)は同上の内層体の断面図、積層状態の問題点を示す
断面図であり、1は内層回路、2は絶縁層である。 代理人 弁理士 石 1)艮 七 (b) (e) (C) (f) 1図 第2図 第3図 第4図 ! 第6図

Claims (1)

    【特許請求の範囲】
  1. (1)内層回路が一部露出している多層プリント配線板
    において、内層回路間の隙間を埋めて内層回路の表面を
    略面一にする絶縁層が設けられて成る多層プリント配線
    板。
JP1035253A 1989-02-15 1989-02-15 多層プリント配線板 Pending JPH02214198A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1035253A JPH02214198A (ja) 1989-02-15 1989-02-15 多層プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1035253A JPH02214198A (ja) 1989-02-15 1989-02-15 多層プリント配線板

Publications (1)

Publication Number Publication Date
JPH02214198A true JPH02214198A (ja) 1990-08-27

Family

ID=12436660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1035253A Pending JPH02214198A (ja) 1989-02-15 1989-02-15 多層プリント配線板

Country Status (1)

Country Link
JP (1) JPH02214198A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5769799A (en) * 1980-10-16 1982-04-28 Matsushita Electric Works Ltd Method of producing multilayer printed circuit board
JPS62156847A (ja) * 1985-12-28 1987-07-11 Ibiden Co Ltd 多層プリント配線板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5769799A (en) * 1980-10-16 1982-04-28 Matsushita Electric Works Ltd Method of producing multilayer printed circuit board
JPS62156847A (ja) * 1985-12-28 1987-07-11 Ibiden Co Ltd 多層プリント配線板の製造方法

Similar Documents

Publication Publication Date Title
US5116440A (en) Process for manufacturing multilayer printed wiring board
KR970014494A (ko) 다층회로기판 및 그 제조방법
JPH0774472A (ja) 硬・軟質プリント基板の製造方法
CA2320064A1 (en) Method of making microwave, multifunction modules using fluoropolymer composite substrates
JPH0355892A (ja) 剛性領域と軟質領域とを有するプリント基板又はプリント基板埋込層の製造方法
TWI422301B (zh) Wiring board
WO2004061952A3 (en) Method of forming a multi-layer semiconductor structure having a seamless bonding interface
JPH02312296A (ja) 高密度実装モジュールの製造方法
JPH02214198A (ja) 多層プリント配線板
JPS6419737A (en) Multilayer interconnection tape carrier
JP4029278B2 (ja) 半導体装置及びその製造方法
JPH03152967A (ja) 混成集積回路装置
JP2010016291A (ja) 配線基板及び半導体装置の製造方法
JP5358928B2 (ja) 立体プリント配線板
EP1179972B1 (en) Hole filling method for a printed wiring board
JP2005123332A (ja) 回路基板及びその製造方法
JP4333249B2 (ja) Icパッケージ及びその製造方法、回路基板
KR101567076B1 (ko) 구동필름 및 구동필름 편집방법
JP2002050863A (ja) プリント配線基板の接続方法
JPS63104453A (ja) 半導体装置およびその製造方法
DE69312073D1 (de) Herstellungsverfahren einer vielschicht-leiterplatte
JP2009170754A (ja) 立体プリント配線板
JPS61179560A (ja) 半導体素子実装用複合印刷配線基板
JPH0278253A (ja) 多層プラスチックチップキャリア
JP2001118883A (ja) 回路基板、電子部品及び電子部品装置の実装方法