JPH02210874A - 光電変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、光電変換素子を配列して形成したイメージセ
ンサチップ形態の光電変換装置に関し、特にイメージセ
ンサチップを基板上に複数個数配置してなる所謂マルチ
チップ型イメージセンサに用いる形態の光電変換装置に
関するものである。

［従来の技術］ 例えば光電変換素子を直線状に配列して構成したリニア
イメージセンサはファクシミリ、スキャナ等における画
像読取装置に多く用いられている。この種のリニアイメ
ージセンサは、シリコンウェハ上に作成されるため、セ
ンサ長はウェハサイズにより制限を受け、画像読取装置
で読取られる原稿と同一長さのりニアイメージセンサチ
ップを作成。することは困難である。このため、従来で
は原稿からの反射光を光学系を用いて縮小し、リニアイ
メージセンサ上に縮小投影を行って画像を読取っていた
。しかしこのような縮小光学系を使用する画像読取装置
では、光学系の配設空間を大きく取らねばならず、また
解像度も良好でなくなる。そこで、これを解決するため
特開昭６０−１２７６０号等において、リニアイメージ
センサのチップを複数個直線上に配列したマルチチップ
型イメージセンサが提案されている。

第４図はそのようなイメージセンサに用いられるセンサ
チップにおける１つの光電変換素子を含む部分の断面図
である。例えばｐ型の基板１上にｎ型の埋込層４および
ｎ型のエピタキシャル層２が形成され、光電変換素子３
０の周りを囲むようにｐ型の分離領域５が形成され、さ
らにエピタキシャル層２の外周部分の内側に環状のコレ
クタカラー６が形成されている。

３Ｂは光エネルギを受けることによりキャリアを蓄積す
る制御電極をなすｐ型のベース領域、３Ｅはｎ型のエミ
ッタ領域であり、これらとｎ型のコレクタ領域をなすエ
ピタキシャル層２のコレクタカラー６の内側部分３Ｃと
で光電変換部として機能するバイポーラ型トランジスタ
３０が構成される。１５はベース領域３Ｂのリフレッシ
ュ（リセット）を行う機能を果たすＰＭＯ５型Ｏ５ンジ
スタであり、ベース領域３Ｂに係合したソース電極領域
１５５と、ドレイン電極領域１５Ｄと、ゲート電極１５
Ｇとから成る。そして、これらトランジスタで１つの光
電変換素子３０が構成される。

なお、１１はフィールド酸化膜、１２は絶縁層である。

以上のような構成が図面に垂直な方向に複数段けられ、
切断面Ｃに沿って切出すことによりイメージセンサチッ
プが形成される。そして、さらにそのチップを複数配列
することにより、例えば読取りに係る原稿の幅に対応し
た長さを有するマルチチップ型のイメージセンサが構成
される。

ところで、半導体装置においては、組立て上の問題およ
び信頼性の問題から、基板およびチップの側壁は、同一
導電型領域により形成され、チップの底部および側部に
はｐ−ｎ接合部を露出させないのが一般に用いられる手
法であり、かつ極めて重要なことである。

チップの底部および側部に同一導電型の領域のみを存在
させる理由は次の通りである。

チップ底部はパッケージ内側と電気的に接続されるため
、ＩＣの最低電位を印加するのが一般的である。その接
続法は導電性部材によることが多く、導電性部材を側面
に付着させる可能性が高い。よってチップ側部がチップ
底部と反対導電性半導体で形成されていると、その反対
導電性半導体領域が上記のようにＩＣの最低電位と短絡
してしまい、不良となるからである。よって、チップの
底部および側部を同一導電型半導体により形成すること
は、不良率を下げ、信頼性を高める必要不可欠なことで
ある。

このことは、イメージセンサチップの場合においても同
様である。第４図において、切断面Ｃに沿って切断を行
った場合、チップ側壁は完全に基板１およびこれと同一
導電型であるｐ型の分離領域５によって覆われるため％
Ｐ−Ｎ接合部は露出してはいない、つまりｐ型分離領域
５で切断を行うわけである。

なお、半導体クエへの切断方法としては、一般にダイシ
ング法が用いられる。ダイシング法とは極薄の外周刃形
ダイヤモンドブレードを超精密スピンドルにより高速回
転させ、このブレードで切断ラインに沿って半導体クエ
へを切断する方法をいう。

ところでイメージセンサチップを製造する上で製造コス
トを下げるためには、ｐ型分離領域を単独に形成するよ
りは他の工程、たとえばＮＭＯ５トランジスタのチャネ
ル部を構成するＰウェルと称する工程でｐ型分離領域５
を同時に形成することが有利である。その場合ＭＯＳト
ランジスタの特性を考慮すると、分離領域の表面で１０
”ｃｍ−’以下の不純物濃度が望ましく、分離領域とし
て高濃度不純物領域を形成するのは困難である。

分離領域５の濃度が低いとｐ型分離領域５の表面がフィ
ールド酸化膜ｌｌ上の配線の電位、または酸化膜上の帯
電あるいは酸化膜下の固定電荷の影響により容易に反転
し、反対導電型半導体に変化すると第５図に示す様にｎ
型反転層８が形成される。さらに加えると、ｐ型分離領
域は偏析現象により表面近傍の不純物がフィールド酸化
膜にとりこまれ表面不純物濃度は低下により反転の起き
やすい状況になっている。

またチップの切断面Ｃには、数多くのチップ損傷が生じ
ている。このチップ損傷とは半導体クエへを切断すると
きに発生するものであり、半導体ウェハ上面と切断面と
の交差する部分が破損したものである。このチップ損傷
は、ダイシング法に限らず、半導体クエへを機械的に切
断するときは必らず発生する。そして、そのチップ損傷
からは結晶欠陥がチップの内側へ向かい発生している。

マルチチップ型イメージセンサは、光電変換素子群を有
するチップを複数個配列して構成されるものであるので
、各チップにおいてその側部や端部の切断面近傍まで素
子が配置されることになるので、次のような問題が生じ
易い。

すなわち、その結晶欠陥がｐ型分離領域５と反転層８と
で形成されるｐ−ｎ接合の中に存在するとρ型分離領域
５と反転層８．エピタキシャル層２、ｎ型コレクタカラ
ー６およびｎ型埋込層４との間で電気的に短絡が生じ不
良となる。

同様の短絡は、上に述べた結晶欠陥に起因するものの他
に、切断面Ｃに付着した異物（たとえば導体性部材）あ
るいは損傷そのもの自体によっても引きおこされる。

また以上のような不良の他に、反転層８がチップ切断面
Ｃ付近までのびており、短絡までは至らないがリーク電
流が分離領域５とエピタキシャル層２の間に発生する場
合、さらには使用中に何らかの理由でリーク電流の増大
あるい短絡に至るという様な信頼性上の問題も生じる。

［発明が解決しようとする課題］ このように、従来のマルチチップ型イメージセンサに用
いられるイメージセンサチップ形態の光電変換装置では
、ｐ型分離領域の表面不純物濃度が低いためｐ型分離領
域の表面近傍に反転層が形成され、チップ断面で生ずる
チップ損傷等に起因して本来最低電位で使用するｐ型分
離領域および基板と反転層を介してエピタキシャル層の
間にリークあるいは短絡等の不良が生じたり、あるいは
信頼性が低下するという問題があった。

［課題を解決するための手段］ 本発明は、かかる問題を解決することを目的とし、その
ために本発明では、光電変換素子を複数個配列してなる
チップ形態の光電変換装置に自いて、チップの切断部を
含むチップ周辺の半導体領域の一部に、前記光電変換素
子の複数を囲み、当該半導体領域よりも不純物濃度が高
く、当該半導体領域と同一導電型の半導体領域を設けて
なることを特徴とする。

［作　用］ 本発明では、分離領域内に同一導電型でありかつ濃度の
高い半導体領域を分離領域内のチップ周辺に設けている
ため、当該半導体領域が反転防止領域として機能し、反
転層が分離領域内部に進行することを防ぐことができる
。

［実施例コ 以下、図面を参照して本発明の詳細な説明する。

第１図は本発明の一実施例に係るイメージセンサチップ
の平面図、第２図はそのＡ−Ａ’線断面図である。

本例においては、図示していない８ＭＯ３等を構成する
工程において同時に形成した分離領域５の内部に、反転
防止領域１０を設けである。この反転防止領域ｌＯの濃
度は、分離領域５の表面濃度より高いことが必要であり
、＋１０１７ｃｎ＋−’以上の不純物濃度が望ましい、
さらに望ましくは１０″′ｃｍ−’以上である。

この反転防止領域ｌＯの形成に際しては、特別な工程を
設けてもよいが、一般の半導体プロセスで用いられるＰ
ＭＯ５）−ランジスタ１５のソース１５５．ドレイン１
５Ｄ１あるいはバイポーラトランジスタ３のベース３Ｂ
、あるいはチャネルトップ工程等の工程と同時に、イオ
ン注入法ないしは熱拡散法を用いることにより形成する
ことが望ましい。

そして、このような分離領域５と同一導電型でありかつ
濃度の高い反転防止領域ｌＯをチップ周辺に設けること
により、第５図に示したような反転層８の進行を停止さ
せることができる。

第３図は第１図および第２図に示した光電変換装置のう
ち、単一素子に相当する等価回路を示し、本図を用いて
その動作の概略を説明する。

光電変換時には、入射光量に応じたキャリアが制御電極
としてのベース３Ｂに蓄積され、その量に応じた電流が
コレクタ３Ｃ，ベース３Ｂ、エミッタ３Ｅを介して流れ
る。そして、エミッタ３Ｅに一端が接続された容量負荷
５０を含む出力回路を介して、入射光量に応じた出力信
号が容量負荷の電圧として取出される。

このようにして光電変換が終了すると、ゲート電極１５
Ｇに信号を印加し、ベース３Ｂに蓄積されていたキャリ
アを放出させればよい。

本発明は、このようなタイプの光電変換装置に有効に適
用できるものである。

以上より、イメージセンサチップを複数形成したクエへ
からチップを切出してなる光電変換装置として非常に優
れた特性を有する。

［発明の効果］ 以上説明したように、本発明によれば、反転防止領域に
より分離領域表面の反転層の進行をとめられるため、チ
ップ周辺の分離領域の幅を狭くしても不都合が生じず、
光電変換装置をなすイメージセンサチップの寸法を小さ
くすることができた。また、反転防止領域の設置により
、不良率の低減および信頼性の低下を防止できた。

【図面の簡単な説明】

第１図および第２図は、それぞれ、本発明光電変換装置
の一実施例に係るイメージセンサチップの平面図および
断面図、 第３図はその光電変換素子の等価回路図、第４図は従来
のイメージセンサチップの断面１・・・ｐ型基板、 ２・・・ｎ型エピタキシャル層、 ３・・・光電変後部、 ４・・・ｎ型埋込層 ５・・・ｐ型分離領域、 ６・・・ｎ型コレクタカラー ８・・・反転層、 １０・・・反転防止領域、 １１・・・フィールド酸化膜、 １２−・・絶縁層、 １５−・・ベースリフレッシュ用トランジスタ、３０・
・・光電変換素子、 ５０・・・容量負荷。 第２図 ＡＩ 第１図 第４図 第３図

Claims (1)

【特許請求の範囲】
1. １）光電変換素子を複数個配列してなるチップ形態の光
   電変換装置において、前記チップの切断部を含むチップ
   周辺の半導体領域の一部に、前記光電変換素子の複数を
   囲み当該半導体領域よりも不純物濃度が高く、当該半導
   体領域と同一導電型の半導体領域を設けてなることを特
   徴とする光電変換装置。