JPH0221076B2 - - Google Patents
Info
- Publication number
- JPH0221076B2 JPH0221076B2 JP55168751A JP16875180A JPH0221076B2 JP H0221076 B2 JPH0221076 B2 JP H0221076B2 JP 55168751 A JP55168751 A JP 55168751A JP 16875180 A JP16875180 A JP 16875180A JP H0221076 B2 JPH0221076 B2 JP H0221076B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- data
- word
- correction
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012937 correction Methods 0.000 claims description 46
- 238000001514 detection method Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 7
- 208000011580 syndromic disease Diseases 0.000 description 12
- 230000005236 sound signal Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000001934 delay Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013075 data extraction Methods 0.000 description 1
- 238000009940 knitting Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1809—Pulse code modulation systems for audio signals by interleaving
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1876—Interpolating methods
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】
本発明は、オーデイオ信号などをデジタル符号
化してVTRやデジタルオーデイオデイスクを用
いて記録再生すると共に、エラー訂正方法として
インターリーブを施すようなPCM信号処理装置
に関する。
化してVTRやデジタルオーデイオデイスクを用
いて記録再生すると共に、エラー訂正方法として
インターリーブを施すようなPCM信号処理装置
に関する。
記録再生時におけるドロツプアウトなどのバー
ストエラーに対処するために、デジタル符号化し
たPCMデータを所定数のサンプル（ワード）毎
に区切つて１ブロツクとし、この１ブロツクの
PCMデータに対するエラー訂正コードを生成し、
これらPCMデータ及びエラー訂正コードの夫々
に互いに異なる遅延を与えるインターリーブ操作
を施し、更にエラー検出コードを付加して記録す
ることが行なわれている。通常状態では、殆んど
訂正機能が働き、元のPCMデータが出力される。
ストエラーに対処するために、デジタル符号化し
たPCMデータを所定数のサンプル（ワード）毎
に区切つて１ブロツクとし、この１ブロツクの
PCMデータに対するエラー訂正コードを生成し、
これらPCMデータ及びエラー訂正コードの夫々
に互いに異なる遅延を与えるインターリーブ操作
を施し、更にエラー検出コードを付加して記録す
ることが行なわれている。通常状態では、殆んど
訂正機能が働き、元のPCMデータが出力される。
しかしながら、エラー検出機能が絶対的確実性
でもつて判定できないためにエラーデータにもか
かわらず、エラーデータと判定されずにエラー訂
正回路に入力されたり、また記録再生機として
VTRなどを用いたときに、ドロツプアウトが発
生すると、ドロツプアウト補償回路などにより前
のブロツクデータをドロツプアウトした所のデー
タにおきかえるなどで再生時のデインターリープ
によつて戻されたデータ配列がもとのものと異な
つたり、インターリーブされている異種のデータ
を接続する編集を行なつた場合にも、同様にデイ
ンターリーブによつて正しい配列に戻されたデー
タに異種データが混入する場合が生じる。これら
の場合では、エラー訂正回路で誤つた訂正が行な
われることになり、エラー訂正回路の出力として
元のデータとはかけ離れたものが現れ、D/A変
換してオーデイオ信号としたときに、耳障りな異
音として聞こえる問題点があつた。
でもつて判定できないためにエラーデータにもか
かわらず、エラーデータと判定されずにエラー訂
正回路に入力されたり、また記録再生機として
VTRなどを用いたときに、ドロツプアウトが発
生すると、ドロツプアウト補償回路などにより前
のブロツクデータをドロツプアウトした所のデー
タにおきかえるなどで再生時のデインターリープ
によつて戻されたデータ配列がもとのものと異な
つたり、インターリーブされている異種のデータ
を接続する編集を行なつた場合にも、同様にデイ
ンターリーブによつて正しい配列に戻されたデー
タに異種データが混入する場合が生じる。これら
の場合では、エラー訂正回路で誤つた訂正が行な
われることになり、エラー訂正回路の出力として
元のデータとはかけ離れたものが現れ、D/A変
換してオーデイオ信号としたときに、耳障りな異
音として聞こえる問題点があつた。
このような誤つた訂正を防止するひとつの方法
として、エラー検出コードによるエラー検出の結
果と、エラー訂正コード及び再生PCMデータか
ら形成されたシンドロームとの両者を用いてエラ
ー判定を行なうものが提案されている。つまり、
エラー検出の結果によるとエラーがないとされる
にもかかわらず、エラーシンドロームの状態は、
エラーがあることを示していたり、エラー検出の
結果であるエラーポインタで示されたエラーワー
ドの他にエラーワードがあるとシンドロームによ
り判定され、そのエラーワードの位置が不明な場
合は、訂正動作を禁止し、そのブロツク内の
PCMワードを全て補正するようになされる。補
正動作としては、エラーワードより前に発生する
正しいワードでもつてエラーワードを補間する前
置ホールド又は前後の正しいワードの平均値でエ
ラーワードを補間する平均値補間などが用いられ
る。また、このような異常状態が連続したとき
は、補正動作が不可能となるので、ミユーテイン
グを行なうようになされる。
として、エラー検出コードによるエラー検出の結
果と、エラー訂正コード及び再生PCMデータか
ら形成されたシンドロームとの両者を用いてエラ
ー判定を行なうものが提案されている。つまり、
エラー検出の結果によるとエラーがないとされる
にもかかわらず、エラーシンドロームの状態は、
エラーがあることを示していたり、エラー検出の
結果であるエラーポインタで示されたエラーワー
ドの他にエラーワードがあるとシンドロームによ
り判定され、そのエラーワードの位置が不明な場
合は、訂正動作を禁止し、そのブロツク内の
PCMワードを全て補正するようになされる。補
正動作としては、エラーワードより前に発生する
正しいワードでもつてエラーワードを補間する前
置ホールド又は前後の正しいワードの平均値でエ
ラーワードを補間する平均値補間などが用いられ
る。また、このような異常状態が連続したとき
は、補正動作が不可能となるので、ミユーテイン
グを行なうようになされる。
このような方法によつて誤つた訂正動作を防止
することができるが、ミユーテイングをかけると
いうことは、ある期間音を消してしまうことにな
り、例えば再生入力に２系統の入力を設け、それ
を切り換えた時や、PCM編集装置により、２種
類のデータをつなげて記録した磁気テープを再生
するときなどの場合は、エラー検出信号によつて
エラーデータは少ないが、デイインターリーブ後
の１ブロツク内に異種データが混入するための異
状として検出され、それによつてミユーテイング
がかかり、データの接続点の付近で一定期間、音
が消失する欠点が生じる。
することができるが、ミユーテイングをかけると
いうことは、ある期間音を消してしまうことにな
り、例えば再生入力に２系統の入力を設け、それ
を切り換えた時や、PCM編集装置により、２種
類のデータをつなげて記録した磁気テープを再生
するときなどの場合は、エラー検出信号によつて
エラーデータは少ないが、デイインターリーブ後
の１ブロツク内に異種データが混入するための異
状として検出され、それによつてミユーテイング
がかかり、データの接続点の付近で一定期間、音
が消失する欠点が生じる。
本発明は、上述の点を考慮し、誤つた訂正動作
を防止することができると共に、なるべくミユー
テイングをかけないPCM信号処理装置の提供を
目的とするものである。
を防止することができると共に、なるべくミユー
テイングをかけないPCM信号処理装置の提供を
目的とするものである。
以下、本発明の一実施例について説明すると、
この一実施例は、家庭用の回転２ヘツド形VTR
を改造せずに、これに対してアダプタを付加する
ことにより、オーデデイオPCM録音再生装置を
構成する装置に対して本発明を適用するようにし
たものである。かかるPCMアダプタでは、オー
デイオPCMデータをテレビシヨン信号と同様の
信号形態に変換するようにしており、既に第１図
に示すような標準フオーマツトが発表されてい
る。
この一実施例は、家庭用の回転２ヘツド形VTR
を改造せずに、これに対してアダプタを付加する
ことにより、オーデデイオPCM録音再生装置を
構成する装置に対して本発明を適用するようにし
たものである。かかるPCMアダプタでは、オー
デイオPCMデータをテレビシヨン信号と同様の
信号形態に変換するようにしており、既に第１図
に示すような標準フオーマツトが発表されてい
る。
第１図Ａは、１水平区間１Ｈに挿入されるデー
タブロツクを示し、同図Ｂは、１Ｈに挿入される
コントロールブロツクを示す。２チヤンネルのオ
ーデイオ信号の夫々が（fS＝44.056kHz）でもつ
てサンプリングされ、各14ビツトのデータワード
Ai，Biに変換さる。１ブロツク中には、６ワー
ドのPCMワードとエラー訂正用の２ワードのパ
リテイワードPi，Qiとこの計８ワードのデータ
のエラーの有無を検出する16ビツトのCRCコー
ドとが含まれている。したがつて１ブロツクの長
さは、128ビツトとなる。エラー訂正用のパリテ
イワードPi，Qiは、６ワードのPCMワードに関
して形成され、また、ワード単位のインターリー
ブが施されている。第１図Ａにおいて、各ワード
に付されたサフイツクスは、単位遅延量をＤ（ブ
ロツク）としたときのインターリーブ関係を示し
ている。第１図Ｂに示されるコントロールブロツ
クは、56ビツトの頭出し信号と14ビツトの内容識
別信号と28ビツトのアドレス信号と14ビツトのコ
ントロール信号とこれらのエラー検出のための16
ビツトのCRCコードから構成されている。
タブロツクを示し、同図Ｂは、１Ｈに挿入される
コントロールブロツクを示す。２チヤンネルのオ
ーデイオ信号の夫々が（fS＝44.056kHz）でもつ
てサンプリングされ、各14ビツトのデータワード
Ai，Biに変換さる。１ブロツク中には、６ワー
ドのPCMワードとエラー訂正用の２ワードのパ
リテイワードPi，Qiとこの計８ワードのデータ
のエラーの有無を検出する16ビツトのCRCコー
ドとが含まれている。したがつて１ブロツクの長
さは、128ビツトとなる。エラー訂正用のパリテ
イワードPi，Qiは、６ワードのPCMワードに関
して形成され、また、ワード単位のインターリー
ブが施されている。第１図Ａにおいて、各ワード
に付されたサフイツクスは、単位遅延量をＤ（ブ
ロツク）としたときのインターリーブ関係を示し
ている。第１図Ｂに示されるコントロールブロツ
クは、56ビツトの頭出し信号と14ビツトの内容識
別信号と28ビツトのアドレス信号と14ビツトのコ
ントロール信号とこれらのエラー検出のための16
ビツトのCRCコードから構成されている。
第１図Ｃに示すように、水平同期信号HDで規
定される１Ｈ（168ビツト）内に128ビツトの１ブ
ロツクが挿入され、その頭にデータ同期信号が付
加されると共に、その後に白基準信号が付加され
る。また、第１図Ｄに示すように、１フイールド
１Ｖ内の計９Ｈ（偶数フイールドのときは、
9.5H）の等化パルス区間及び垂直同期信号VD区
間とヘツド切替タイミングが含まれる7.5H（偶数
フイールドのときは７Ｈ）の区間とを除く245H
がデータ区間とされ、斜線図示のように、最初の
１Ｈにコントロールブロツクが挿入される。
定される１Ｈ（168ビツト）内に128ビツトの１ブ
ロツクが挿入され、その頭にデータ同期信号が付
加されると共に、その後に白基準信号が付加され
る。また、第１図Ｄに示すように、１フイールド
１Ｖ内の計９Ｈ（偶数フイールドのときは、
9.5H）の等化パルス区間及び垂直同期信号VD区
間とヘツド切替タイミングが含まれる7.5H（偶数
フイールドのときは７Ｈ）の区間とを除く245H
がデータ区間とされ、斜線図示のように、最初の
１Ｈにコントロールブロツクが挿入される。
第２図は、記録エンコーダの構成を示すもの
で、１ａ，１ｂで示す各入力端子にサンプリング
ホールド回路（図示せず）からのＡチヤンネル及
びＢチヤンネルの各アナログ出力が加えられ、マ
ルチプレクサ２を介してA/Dコンバータ３に供
給され、１サンプルが１ワードにデジタルコード
化される。A/Dコンバータ３の出力が直列並列
変換器４に供給され、６ワード並列の形とされ
る。この６ワードがパリテイ生成回路５とインタ
ーリーブ用遅延回路６に供給される。パリテイ生
成回路５は Pn＝AnBnAn＋１Bn＋１An＋２
Bn＋２ Qn＝T6AnT5BnT4An＋１T3Bn＋１
T2An＋２TBn＋２ の各演算によつて第11及び第２のパリテイワード
を発生する。但し、上式において、ｎは０又は３
の倍数、は各ワードの対応するビツトごとの２
を法とする加算、Ｔは生成マトリツクスである。
この第１及び第２のパリテイワードによつて１ブ
ロツク内での１ワードエラーを訂正できると共
に、エラーワードの位置が分かつている場合に
は、２ワードエラーも訂正することができる。遅
延回路６は、直列並列変換器４からの６個の
PCMデータ系列とパリテイ生成回路５からの２
個のパリテイデータ系列とに対して単位遅延量Ｄ
ずつ異なる遅延０，２Ｄ，３Ｄ，４Ｄ，５Ｄ，６
Ｄ，７Ｄを与えるもので、実際には、メモリー
RAMが用いられる。つまり、メモリーのライト
アドレスとリードアドレスとをコントロールする
ことによつてインターリーブがなされ、これと共
に、ライトクロツクよりリードクロツクの周波数
が高くされ、垂直ブランキング期間に相当するデ
ータブランクが形成される。遅延回路６の出力が
並列直列変換器７に供給され、ビツト直列の形態
とされ、CRCコード発生器８及びスイツチ９に
よつてCRCコードが付加され、第１図Ａに示す
構成のデータ出力が得られる。このデータ出力に
対して同期信号、等化パルス等が付加され、第１
図Ｃ及び第１図Ｄに示すようなテレビジヨン信号
と同一の信号形態の記録信号が形成され、VTR
のビデオ入力端子に記録信号が加えられる。
で、１ａ，１ｂで示す各入力端子にサンプリング
ホールド回路（図示せず）からのＡチヤンネル及
びＢチヤンネルの各アナログ出力が加えられ、マ
ルチプレクサ２を介してA/Dコンバータ３に供
給され、１サンプルが１ワードにデジタルコード
化される。A/Dコンバータ３の出力が直列並列
変換器４に供給され、６ワード並列の形とされ
る。この６ワードがパリテイ生成回路５とインタ
ーリーブ用遅延回路６に供給される。パリテイ生
成回路５は Pn＝AnBnAn＋１Bn＋１An＋２
Bn＋２ Qn＝T6AnT5BnT4An＋１T3Bn＋１
T2An＋２TBn＋２ の各演算によつて第11及び第２のパリテイワード
を発生する。但し、上式において、ｎは０又は３
の倍数、は各ワードの対応するビツトごとの２
を法とする加算、Ｔは生成マトリツクスである。
この第１及び第２のパリテイワードによつて１ブ
ロツク内での１ワードエラーを訂正できると共
に、エラーワードの位置が分かつている場合に
は、２ワードエラーも訂正することができる。遅
延回路６は、直列並列変換器４からの６個の
PCMデータ系列とパリテイ生成回路５からの２
個のパリテイデータ系列とに対して単位遅延量Ｄ
ずつ異なる遅延０，２Ｄ，３Ｄ，４Ｄ，５Ｄ，６
Ｄ，７Ｄを与えるもので、実際には、メモリー
RAMが用いられる。つまり、メモリーのライト
アドレスとリードアドレスとをコントロールする
ことによつてインターリーブがなされ、これと共
に、ライトクロツクよりリードクロツクの周波数
が高くされ、垂直ブランキング期間に相当するデ
ータブランクが形成される。遅延回路６の出力が
並列直列変換器７に供給され、ビツト直列の形態
とされ、CRCコード発生器８及びスイツチ９に
よつてCRCコードが付加され、第１図Ａに示す
構成のデータ出力が得られる。このデータ出力に
対して同期信号、等化パルス等が付加され、第１
図Ｃ及び第１図Ｄに示すようなテレビジヨン信号
と同一の信号形態の記録信号が形成され、VTR
のビデオ入力端子に記録信号が加えられる。
第３図に、再生デコーダの構成が示されてい
る。VTRのビデオ出力端子に得られる再生信号
が１０で示される入力端子から波形整形及びデー
タ抜取回路１１に供給される。図示せずも、再生
信号から同期信号が分離され、再生系のデータ処
理に必要なタイミングパルスを形成するために用
いられる。再生データは、直列並列変換器１２及
びエラー検出回路１３に供給される。エラー検出
回路１３は、再生データの１ブロツク毎にCRC
コードを用いてエラー検出を行なうもので、エラ
ーが有るときには、“１”、エラーが無いときに
は、“０”となるエラーポインタEPを発生する。
直列並列変換器１２の出力に現れる８ワードとエ
ラーポインタEPとがバツフアメモリー１４に供
給される。エラー検出回路１３は、１ブロツクの
データが全て入力されたタイミングでエラーポイ
ンタEPを発生し、バツフアメモリー１４の出力
では、１ブロツクのデータとこのブロツクに関す
るエラーポインタEPとが同期したものとされる。
バツフアメモリー１４の出力に現れる８個のデー
タ系列では、デインターリーブ用の遅延回路１５
に供給され、インターリーブのときに与えられた
遅延をキヤンセルするような遅延７Ｄ，６Ｄ，５
Ｄ，４Ｄ，３Ｄ，２Ｄ，Ｄ，０が与えられる。こ
の場合、遅延回路１５に対してデータと共に、エ
ラーポインタEPが入力され、データの１ワード
毎に１ビツトのエラーポインタEPが付加される
ようになされる。
る。VTRのビデオ出力端子に得られる再生信号
が１０で示される入力端子から波形整形及びデー
タ抜取回路１１に供給される。図示せずも、再生
信号から同期信号が分離され、再生系のデータ処
理に必要なタイミングパルスを形成するために用
いられる。再生データは、直列並列変換器１２及
びエラー検出回路１３に供給される。エラー検出
回路１３は、再生データの１ブロツク毎にCRC
コードを用いてエラー検出を行なうもので、エラ
ーが有るときには、“１”、エラーが無いときに
は、“０”となるエラーポインタEPを発生する。
直列並列変換器１２の出力に現れる８ワードとエ
ラーポインタEPとがバツフアメモリー１４に供
給される。エラー検出回路１３は、１ブロツクの
データが全て入力されたタイミングでエラーポイ
ンタEPを発生し、バツフアメモリー１４の出力
では、１ブロツクのデータとこのブロツクに関す
るエラーポインタEPとが同期したものとされる。
バツフアメモリー１４の出力に現れる８個のデー
タ系列では、デインターリーブ用の遅延回路１５
に供給され、インターリーブのときに与えられた
遅延をキヤンセルするような遅延７Ｄ，６Ｄ，５
Ｄ，４Ｄ，３Ｄ，２Ｄ，Ｄ，０が与えられる。こ
の場合、遅延回路１５に対してデータと共に、エ
ラーポインタEPが入力され、データの１ワード
毎に１ビツトのエラーポインタEPが付加される
ようになされる。
遅延回路１５は、実際には、メモリーで構成さ
れ、そのアドレスを制御することによつて所定の
遅延を与えると共に、ライトクロツクよりリード
クロツクの周波数を低くして時間軸伸長を行なう
ようにされている。遅延回路１５によつてデイン
ターリーブされたデータがシンドローム生成回路
１６に供給されると共に、データに付随するエラ
ーポインタがエラーポインタパターン判別回路１
７に供給される。また、遅延回路５からのPCM
データが１ブロツク遅延回路１８を介して訂正回
路１９及び補正回路２０に供給される。訂正回路
１９では、シンドローム生成回路１６からシンド
ローム供給され、補正回路２０では、平均値補間
を行なうために、遅延回路２１を介された以前の
PCMデータが供給される。訂正回路１９による
エラー訂正又は補正回路２０によるエラー補正の
何れを行なうかがコントローラ２２によつて制御
される。このため、コントローラ２２には、エラ
ーポインタパターン判別回路１７の判別結果とシ
ンドローム生成回路１６におけるシンドローム判
別結果とが供給される。
れ、そのアドレスを制御することによつて所定の
遅延を与えると共に、ライトクロツクよりリード
クロツクの周波数を低くして時間軸伸長を行なう
ようにされている。遅延回路１５によつてデイン
ターリーブされたデータがシンドローム生成回路
１６に供給されると共に、データに付随するエラ
ーポインタがエラーポインタパターン判別回路１
７に供給される。また、遅延回路５からのPCM
データが１ブロツク遅延回路１８を介して訂正回
路１９及び補正回路２０に供給される。訂正回路
１９では、シンドローム生成回路１６からシンド
ローム供給され、補正回路２０では、平均値補間
を行なうために、遅延回路２１を介された以前の
PCMデータが供給される。訂正回路１９による
エラー訂正又は補正回路２０によるエラー補正の
何れを行なうかがコントローラ２２によつて制御
される。このため、コントローラ２２には、エラ
ーポインタパターン判別回路１７の判別結果とシ
ンドローム生成回路１６におけるシンドローム判
別結果とが供給される。
ここで、エラーワードの訂正又は補正について
説明する。パリテイワードＰ，Ｑを生成する１ブ
ロツクのPCMデータとして、W1〜W6の６ワー
ドを考えることにする。このW1〜W6とＰ，Ｑと
が再生され、シンドローム生成回路１６に供給さ
れると S1＝Ｐ6 〓n=1 Wn＝Pe6 〓n=1 Wne S2＝Ｑ6 〓n=1 T7-nWn＝QeＴ6 〓n=1 T7-nWne （但し、Pe，Qeは、パリテイワードＰ，Ｑのエ
ラーパターン、Wneは、PCMワードのエラーパ
ターンである。）の演算によつてシンドロームS1，
S2が形成される。エラーがない場合には、（S1＝
０、S2＝０）となる。また、パリテイワードＰ，
Ｑの何れか一方がエラーワードの場合には、シン
ドロームS1又はS2の何れか一方が０となる。エラ
ーワードの訂正について以下に説明する。
説明する。パリテイワードＰ，Ｑを生成する１ブ
ロツクのPCMデータとして、W1〜W6の６ワー
ドを考えることにする。このW1〜W6とＰ，Ｑと
が再生され、シンドローム生成回路１６に供給さ
れると S1＝Ｐ6 〓n=1 Wn＝Pe6 〓n=1 Wne S2＝Ｑ6 〓n=1 T7-nWn＝QeＴ6 〓n=1 T7-nWne （但し、Pe，Qeは、パリテイワードＰ，Ｑのエ
ラーパターン、Wneは、PCMワードのエラーパ
ターンである。）の演算によつてシンドロームS1，
S2が形成される。エラーがない場合には、（S1＝
０、S2＝０）となる。また、パリテイワードＰ，
Ｑの何れか一方がエラーワードの場合には、シン
ドロームS1又はS2の何れか一方が０となる。エラ
ーワードの訂正について以下に説明する。
(1) PCMワードの１ワードエラーの場合
W^i＝WiWie
但し、W^i：エラーワード、Wi：真値、
Wie：エラーパターンである。
Wie：エラーパターンである。
Ｐ はエラーであるが、Ｑが正しく、エラー
位置がエラーポインタEPで指示されている
場合 S2＝6 〓n=1 T7-nWneであるから Wi＝W^iWie＝W^iTi-7S2 Ｐ，Ｑは正しいが、１ワードエラーの場合
のエラーワードが不明の場合 データワードが１ワードエラーであるか
ら、これをW^iとすれば、 S1＝Wie S2＝T7-iWie∴S1＝Ti-7S2又は
T7-iS1＝S2を満足するｉを求め、ｉが判明し
たら Wi＝W^iS1 (2) Ｐ，Ｑは正しいが、PCMワードの２ワード
（Wi，Wj）がエラーの場合（各エラーパター
ンをWie，Wjeとする） S1＝WieTje S2＝T7-iWieT7-jTje ∴Wje＝（Ti-j）-1（S1Ti-7S2） （但し、は、単位マトリクスである。） ∴Wie＝S1Wje Wi＝W^iWie ＝W^iS1（Ti-j）-1（S1Ti-7S2） Wj＝W^jWje ＝W^j（Ti-j）-1（S1Ti-7S2） 以上のエラー訂正がコントロール２２の制御
のもとで訂正回路１９によつてなされる。上記
の場合以外では、エラーポインタEPによつて
エラーワードとされているものが、コントロー
ラ２２の制御のもとで補正回路２０によつて補
正される。しかしながら、下記の場合のよう
に、エラーが存在していることは分つても、エ
ラー位置の検出ができないときは、W1〜W6の
全てのワードの補正を行なう。
位置がエラーポインタEPで指示されている
場合 S2＝6 〓n=1 T7-nWneであるから Wi＝W^iWie＝W^iTi-7S2 Ｐ，Ｑは正しいが、１ワードエラーの場合
のエラーワードが不明の場合 データワードが１ワードエラーであるか
ら、これをW^iとすれば、 S1＝Wie S2＝T7-iWie∴S1＝Ti-7S2又は
T7-iS1＝S2を満足するｉを求め、ｉが判明し
たら Wi＝W^iS1 (2) Ｐ，Ｑは正しいが、PCMワードの２ワード
（Wi，Wj）がエラーの場合（各エラーパター
ンをWie，Wjeとする） S1＝WieTje S2＝T7-iWieT7-jTje ∴Wje＝（Ti-j）-1（S1Ti-7S2） （但し、は、単位マトリクスである。） ∴Wie＝S1Wje Wi＝W^iWie ＝W^iS1（Ti-j）-1（S1Ti-7S2） Wj＝W^jWje ＝W^j（Ti-j）-1（S1Ti-7S2） 以上のエラー訂正がコントロール２２の制御
のもとで訂正回路１９によつてなされる。上記
の場合以外では、エラーポインタEPによつて
エラーワードとされているものが、コントロー
ラ２２の制御のもとで補正回路２０によつて補
正される。しかしながら、下記の場合のよう
に、エラーが存在していることは分つても、エ
ラー位置の検出ができないときは、W1〜W6の
全てのワードの補正を行なう。
(3) P.Qは正しいが、エラーワードが不明であ
つて、かつ(1)の方法によつてエラー位置ｉ
を検出できない場合例えばエラーポインタに
より指示されてないが、２ワード以上のエラ
ーの場合 Ｐは正しく、Ｑはエラーであり、W1〜W6
の各ワードのエラーポインタEPがエラーを
指示してないが、（S1≠０）の場合 Ｑは正しく、Ｐはエラーであり、W1〜W6
の各ワードのエラーポインタEPがエラーを
指示してないが、（S2≠０）の場合 本発発明においては、この(3)〜の何れかの
場合が連続して発生する場合（これをデインター
リーブミスと称す）をコントローラ２２と関連す
るデインターリーブミス検出回路２３で検出し、
エラー訂正動作と６ワード全てを補正する動作を
中止すると共に、エラーポインタEPによりエラ
ーがないとされるエラーワードをそのまま補正回
路２０を通過させように訂正回路１９及び補正回
路２０をコントローラ２２で制御し、またセレク
タ２４がスルーレート制御回路２５を介された
PCMデータを選択する状態となるように制御す
る。スルーレート制御回路２５は、スルーレート
を所定値に設定できるもので、この設定されるス
ルーレートの値は、比較的低い値とされる。ま
た、スルーレート制御回路２５の代わりにデジタ
ルフイルタを設けるようにしても良い。なお、ス
ルーレート制御回路又はフイルタは、D/Aコン
バータの出力に得られるアナログ信号の段階にお
いて設けても良い。
つて、かつ(1)の方法によつてエラー位置ｉ
を検出できない場合例えばエラーポインタに
より指示されてないが、２ワード以上のエラ
ーの場合 Ｐは正しく、Ｑはエラーであり、W1〜W6
の各ワードのエラーポインタEPがエラーを
指示してないが、（S1≠０）の場合 Ｑは正しく、Ｐはエラーであり、W1〜W6
の各ワードのエラーポインタEPがエラーを
指示してないが、（S2≠０）の場合 本発発明においては、この(3)〜の何れかの
場合が連続して発生する場合（これをデインター
リーブミスと称す）をコントローラ２２と関連す
るデインターリーブミス検出回路２３で検出し、
エラー訂正動作と６ワード全てを補正する動作を
中止すると共に、エラーポインタEPによりエラ
ーがないとされるエラーワードをそのまま補正回
路２０を通過させように訂正回路１９及び補正回
路２０をコントローラ２２で制御し、またセレク
タ２４がスルーレート制御回路２５を介された
PCMデータを選択する状態となるように制御す
る。スルーレート制御回路２５は、スルーレート
を所定値に設定できるもので、この設定されるス
ルーレートの値は、比較的低い値とされる。ま
た、スルーレート制御回路２５の代わりにデジタ
ルフイルタを設けるようにしても良い。なお、ス
ルーレート制御回路又はフイルタは、D/Aコン
バータの出力に得られるアナログ信号の段階にお
いて設けても良い。
更に、バーストエラーが訂正及び補正が不可能
なほど長いものとなる場合をエラーポインタEP
から検出すると共に、デインターリーブ用の遅延
回路１５（メモリー）のオーバーフロー検出信号
が端子２６から供給される検出回路２７が設けら
れており、この検出回路２７の出力によつてミユ
ーテイングを行なうようになされている。
なほど長いものとなる場合をエラーポインタEP
から検出すると共に、デインターリーブ用の遅延
回路１５（メモリー）のオーバーフロー検出信号
が端子２６から供給される検出回路２７が設けら
れており、この検出回路２７の出力によつてミユ
ーテイングを行なうようになされている。
一例として第４図に示すように、垂直同期信号
VDと同期する編点Ｘを境として、異なるデータ
DATA１及びDATA２が接続された再生信号が
再生デコーダに供給されたときについて説明す
る。デインターリーブ用の遅延回路１５をメモリ
ーで構成したときのメモリーエリアにおいて、１
ブロツクの再生データは、Ｄブロツクずつ離れた
アドレスに１ワードずつ順次書込まれ、その読出
は、同一ブロツクのアドレスに関して１ワードず
つ順次なされる。今、第５図Ａに示すように、編
集点Ｘ後のDATA２の最初の１ブロツクのデー
タAn、（Bn−3D）、……（Pn−18D）、（Qn−
21D）が書込まれる時には、（Qn−21D）即ち
（Qn）と共に、DATA１のAn、Bn、……Pnが読
出される。したがつてこのタイミングt0からＤブ
ロツク後のt1までに得られるデインターリーブ出
力は、パリテイデータＱだけがDATA２に含ま
れるもので、その他のデータがDATA１に含ま
れるものとなる。したがつて（t0〜t1）の間に得
られる各ブロツクについては、エラーがないとす
れば、（S1＝０、S2≠０）となり、パリテイデー
タのエラーであることが検出できる。また、t1か
ら始まり、5Dブロツク後のt2までの間に得られ
る読出しデータは、１ブロツク内で２ワード以上
の異種データを含むものとなり、エラーがないと
きでも、（S1≠０、S2≠０）となり、前述の(3)
の場合に相当し、エラー位置を検出することがで
きない。更に、t2からＤブロツク後のt3までの間
に得られる読出しデータは、１ブロツク内で１ワ
ードの異種データ（DATA１）を含むものとな
り、エラーがないときでも、（S1≠０、S2≠０）
となる。しかし、１ワードエラーとみなせるの
で、(1)の方法によるエラー訂正によつて真価を
求めることができる。
VDと同期する編点Ｘを境として、異なるデータ
DATA１及びDATA２が接続された再生信号が
再生デコーダに供給されたときについて説明す
る。デインターリーブ用の遅延回路１５をメモリ
ーで構成したときのメモリーエリアにおいて、１
ブロツクの再生データは、Ｄブロツクずつ離れた
アドレスに１ワードずつ順次書込まれ、その読出
は、同一ブロツクのアドレスに関して１ワードず
つ順次なされる。今、第５図Ａに示すように、編
集点Ｘ後のDATA２の最初の１ブロツクのデー
タAn、（Bn−3D）、……（Pn−18D）、（Qn−
21D）が書込まれる時には、（Qn−21D）即ち
（Qn）と共に、DATA１のAn、Bn、……Pnが読
出される。したがつてこのタイミングt0からＤブ
ロツク後のt1までに得られるデインターリーブ出
力は、パリテイデータＱだけがDATA２に含ま
れるもので、その他のデータがDATA１に含ま
れるものとなる。したがつて（t0〜t1）の間に得
られる各ブロツクについては、エラーがないとす
れば、（S1＝０、S2≠０）となり、パリテイデー
タのエラーであることが検出できる。また、t1か
ら始まり、5Dブロツク後のt2までの間に得られ
る読出しデータは、１ブロツク内で２ワード以上
の異種データを含むものとなり、エラーがないと
きでも、（S1≠０、S2≠０）となり、前述の(3)
の場合に相当し、エラー位置を検出することがで
きない。更に、t2からＤブロツク後のt3までの間
に得られる読出しデータは、１ブロツク内で１ワ
ードの異種データ（DATA１）を含むものとな
り、エラーがないときでも、（S1≠０、S2≠０）
となる。しかし、１ワードエラーとみなせるの
で、(1)の方法によるエラー訂正によつて真価を
求めることができる。
上述のように、エラーポインタEPによつてデ
インターリーブ出力の各ブロツクにおけるエラー
ワードが指示されてない状態で（t1〜t2）の5Dブ
ロツクの区間がデインターリーブミスとして検出
回路２３によつて検出され、この区間と対応して
高レベルとなる第５図Ｂに示すような検出信号が
発生し、この検出信号によつて訂正及び６ワード
補正動作が禁止され、スルーレート制御回路２５
の出力をセレクタ２４で選択して出力するように
なされる。このように得られた出力は、図示せず
も、D/Aコンバータによりアナログ出力とし、
デマルチプレクサによりＡ、Ｂの各チヤンネルに
分けられる。スルーレート制御回路２５で処理さ
れたデータと対応するオーデイオ信号は、異種の
オーデイオ信号が混合され、その混合の割合が
徐々に変化するものとなる。
インターリーブ出力の各ブロツクにおけるエラー
ワードが指示されてない状態で（t1〜t2）の5Dブ
ロツクの区間がデインターリーブミスとして検出
回路２３によつて検出され、この区間と対応して
高レベルとなる第５図Ｂに示すような検出信号が
発生し、この検出信号によつて訂正及び６ワード
補正動作が禁止され、スルーレート制御回路２５
の出力をセレクタ２４で選択して出力するように
なされる。このように得られた出力は、図示せず
も、D/Aコンバータによりアナログ出力とし、
デマルチプレクサによりＡ、Ｂの各チヤンネルに
分けられる。スルーレート制御回路２５で処理さ
れたデータと対応するオーデイオ信号は、異種の
オーデイオ信号が混合され、その混合の割合が
徐々に変化するものとなる。
上述の一実施例の説明から理解されるように、
本発明によれば、異種のオーデイオ信号であるた
めに生じる不連続性は、スルーレート制御回路２
５によつて緩和されるので、ミユーテイングを行
なう場合のように、異種のオーデイオ信号のつな
ぎ目で音が消失することがなく、また、誤つた訂
正を防止しているので、異音が発生することを防
止できる。
本発明によれば、異種のオーデイオ信号であるた
めに生じる不連続性は、スルーレート制御回路２
５によつて緩和されるので、ミユーテイングを行
なう場合のように、異種のオーデイオ信号のつな
ぎ目で音が消失することがなく、また、誤つた訂
正を防止しているので、異音が発生することを防
止できる。
第１図は本発明の一実施例におけるデータの１
ブロツクの構成及び記録信号波形を示す図、第２
図及び第３図の夫々は本発明の一実施例における
記録エンコーダ及び再生デコーダの各構成を示す
ブロツク図、第４図は本発明の一実施例の説明に
用いる再生データの一例の波形図、第５図は本発
明の一実施例の動作説明に用いる略線図である。 ６はインターリーブ用の遅延回路、１０は再生
信号の入力端子、１３はエラー検出回路、１５は
デインターリーブ用の遅延回路、１９は訂正回
路、２０は補正回路、２３はデインターリーブミ
ス検出回路、２４はセレクタである。
ブロツクの構成及び記録信号波形を示す図、第２
図及び第３図の夫々は本発明の一実施例における
記録エンコーダ及び再生デコーダの各構成を示す
ブロツク図、第４図は本発明の一実施例の説明に
用いる再生データの一例の波形図、第５図は本発
明の一実施例の動作説明に用いる略線図である。 ６はインターリーブ用の遅延回路、１０は再生
信号の入力端子、１３はエラー検出回路、１５は
デインターリーブ用の遅延回路、１９は訂正回
路、２０は補正回路、２３はデインターリーブミ
ス検出回路、２４はセレクタである。
Claims (1)
- 【特許請求の範囲】 １ アナログ情報信号をデジタルコード化して得
られるPCMデータの所定数のワード毎を１ブロ
ツクとしてエラー訂正コードが付加され、この
PCMデータ及びエラー訂正コードをインターリ
ーブし、更にエラー検出コードが付加されて伝送
されたPCM信号を受信して処理を行なう装置で
あつて、受信したデータに関し上記エラー検出コ
ードによりエラー検出してエラーの有無を示すエ
ラーポインタを付加した後、デインターリーブ
し、上記エラーポインタによつて指示されたエラ
ーワードについて訂正可能なときは訂正し、訂正
が可能でないときは補正を行なうようになすとと
もに、１ブロツク内でエラーワードの存在が検出
されるにも拘らず、その位置が不明なときはその
１ブロツク内のワードの全てを補正するようにし
たPCM信号処理装置において、 １ブロツク内でエラーワードの存在が検出され
るにも拘らず、そのエラーワードの位置が不明な
状態が連続することを検出するデインターリーブ
ミス検出回路と、受信データの不連続性を緩和す
るためのフイルタ又はスルーレート制御回路とを
設け、上記検出回路の検出によつて訂正動作と１
ブロツク内のPCMデータの全てを補正する動作
とを禁止すると共にエラー訂正及び補正が行なわ
れない信号を上記フイルタ又はスルーレート制御
回路を介して出力するようにしたPCM信号処理
装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55168751A JPS5792411A (en) | 1980-11-28 | 1980-11-28 | Pcm signal processor |
| AU77721/81A AU542260B2 (en) | 1980-11-28 | 1981-11-20 | Pcm error correction |
| CA000390695A CA1171930A (en) | 1980-11-28 | 1981-11-23 | Pcm signal processing apparatus |
| EP81305573A EP0053474B1 (en) | 1980-11-28 | 1981-11-25 | Pulse code modulated signal processing apparatus |
| US06/324,815 US4453250A (en) | 1980-11-28 | 1981-11-25 | PCM Signal processing apparatus |
| DE8181305573T DE3174212D1 (en) | 1980-11-28 | 1981-11-25 | Pulse code modulated signal processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55168751A JPS5792411A (en) | 1980-11-28 | 1980-11-28 | Pcm signal processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5792411A JPS5792411A (en) | 1982-06-09 |
| JPH0221076B2 true JPH0221076B2 (ja) | 1990-05-11 |
Family
ID=15873743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55168751A Granted JPS5792411A (en) | 1980-11-28 | 1980-11-28 | Pcm signal processor |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4453250A (ja) |
| EP (1) | EP0053474B1 (ja) |
| JP (1) | JPS5792411A (ja) |
| AU (1) | AU542260B2 (ja) |
| CA (1) | CA1171930A (ja) |
| DE (1) | DE3174212D1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2126760B (en) * | 1982-08-20 | 1985-08-29 | Sony Corp | Error correction of digital television signals |
| JPS59165207A (ja) * | 1983-03-11 | 1984-09-18 | Hitachi Ltd | 情報記録方式 |
| JPS6056458A (ja) * | 1983-09-08 | 1985-04-02 | Kawasaki Steel Corp | 連続鋳造用スリ−ブロ−ル |
| JPH0770177B2 (ja) * | 1984-01-25 | 1995-07-31 | 株式会社日立製作所 | ディジタル信号再生装置 |
| JPH07111815B2 (ja) * | 1984-07-23 | 1995-11-29 | 株式会社日立製作所 | デイジタル信号記録方式 |
| NL8402411A (nl) * | 1984-08-02 | 1986-03-03 | Philips Nv | Inrichting voor het korrigeren en maskeren van fouten in een informatiestroom, en weergeeftoestel voor het weergeven van beeld en/of geluid voorzien van zo een inrichting. |
| JP2601259B2 (ja) * | 1986-02-24 | 1997-04-16 | 日本ビクター株式会社 | 磁気記録方式及び磁気記録再生方式 |
| US4914655A (en) * | 1986-06-20 | 1990-04-03 | American Telephone And Telegraph Company | Multiplexing arrangement for a digital transmission system |
| US5577054A (en) * | 1994-09-13 | 1996-11-19 | Philips Electronics North America Corporation | Device and method for performing error detection on an interleaved signal portion, and a receiver and decoding method employing such error detection |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2071371A5 (ja) * | 1969-12-24 | 1971-09-17 | Meilleurat Henri | |
| JPS5380105A (en) * | 1976-12-24 | 1978-07-15 | Sony Corp | Digital signal transmission method |
| DE2721638A1 (de) * | 1977-05-13 | 1978-11-16 | Basf Ag | Speicherverfahren und schaltungsanordnung fuer magnetische aufzeichnung |
| US4142174A (en) * | 1977-08-15 | 1979-02-27 | International Business Machines Corporation | High speed decoding of Reed-Solomon codes |
| JPS54137204A (en) * | 1978-04-17 | 1979-10-24 | Sony Corp | Digital signal transmission method |
| JPS5556744A (en) * | 1978-10-23 | 1980-04-25 | Sony Corp | Pcm signal transmission device |
| US4211997A (en) * | 1978-11-03 | 1980-07-08 | Ampex Corporation | Method and apparatus employing an improved format for recording and reproducing digital audio |
| US4234896A (en) * | 1978-11-13 | 1980-11-18 | Mitsubishi Denki Kabushiki Kaisha | PCM Recording and reproducing system |
| JPS5657374A (en) * | 1979-10-16 | 1981-05-19 | Sony Corp | Processor of digital video signal |
| JPS5815843B2 (ja) * | 1979-11-16 | 1983-03-28 | 株式会社東芝 | 再生信号処理方式 |
| JPS56105314A (en) * | 1980-01-24 | 1981-08-21 | Sony Corp | Pcm signal processing device |
| JPS56119550A (en) * | 1980-02-25 | 1981-09-19 | Sony Corp | Transmission method of pcm signal |
| US4380071A (en) * | 1981-02-02 | 1983-04-12 | Sony Corporation | Method and apparatus for preventing errors in PCM signal processing apparatus |
-
1980
- 1980-11-28 JP JP55168751A patent/JPS5792411A/ja active Granted
-
1981
- 1981-11-20 AU AU77721/81A patent/AU542260B2/en not_active Ceased
- 1981-11-23 CA CA000390695A patent/CA1171930A/en not_active Expired
- 1981-11-25 DE DE8181305573T patent/DE3174212D1/de not_active Expired
- 1981-11-25 EP EP81305573A patent/EP0053474B1/en not_active Expired
- 1981-11-25 US US06/324,815 patent/US4453250A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| AU7772181A (en) | 1982-06-03 |
| EP0053474B1 (en) | 1986-03-26 |
| AU542260B2 (en) | 1985-02-14 |
| DE3174212D1 (en) | 1986-04-30 |
| EP0053474A1 (en) | 1982-06-09 |
| CA1171930A (en) | 1984-07-31 |
| US4453250A (en) | 1984-06-05 |
| JPS5792411A (en) | 1982-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0048151B1 (en) | A pcm signal processor | |
| US4403263A (en) | System for processing audio PCM digital signals | |
| JPH0445907B2 (ja) | ||
| JPH0221077B2 (ja) | ||
| JPS6052509B2 (ja) | デジタル信号伝送方法 | |
| JPH0345476B2 (ja) | ||
| GB2082828A (en) | Method of and apparatus for editing digital signals | |
| US4380071A (en) | Method and apparatus for preventing errors in PCM signal processing apparatus | |
| JPH0221076B2 (ja) | ||
| US4491882A (en) | Disc players | |
| JPS6161466B2 (ja) | ||
| CA1152597A (en) | Method and apparatus for preventing errors in pcm signal processing apparatus | |
| US4438464A (en) | Method for editing of PCM signal and apparatus thereof | |
| JPS59117713A (ja) | デイジタルオ−デイオ信号の伝送装置 | |
| JPH09282810A (ja) | ディジタルデータ処理装置 | |
| JPS6117060B2 (ja) | ||
| JP2702950B2 (ja) | Ｐｃｍ信号記録再生装置 | |
| JPS6338897B2 (ja) | ||
| JPH0690859B2 (ja) | ディジタル情報信号の処理方法 | |
| KR860000164B1 (ko) | Pcm 신호처리장치 | |
| JPH0463579B2 (ja) | ||
| JP2675085B2 (ja) | 回転ヘッド形ｐｃｍレコーダの記録再生方法 | |
| JP2860984B2 (ja) | 誤り訂正符号化方法 | |
| JPH0377564B2 (ja) | ||
| JPH0252350B2 (ja) |