JPH02205951A

JPH02205951A - 半導体記憶装置のインターフェース

Info

Publication number: JPH02205951A
Application number: JP2615089A
Authority: JP
Inventors: Masatoshi Kimura; 正俊木村
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1989-02-03
Filing date: 1989-02-03
Publication date: 1990-08-15

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はメモリカード等の携帯形の半導体記憶装置を拡
張する場合に使用されるインターフェースに関する。

〔従来の技術〕

半導体記憶装置に内蔵される半導体メモリは、スタティ
ックＲＡＭ、ダイナミックＲＡＭ、　ＦＲＯＭ、マスク
ＲＯＭ等である。ＲＡＭは揮発性メモリであうて、記憶
データを保持するための電池が内蔵されることがある。

メモリカードに代表されるように半導体記憶装置は、小
型化が求められているため、内部に実装される半導体メ
モリの数には限界があり、そのメモリ容量は前記半導体
メモリの数によってきまる。従って総メモリ容量を増す
には複数のメモリカードを使用し制御する必要がある。

第２図は従来のインターフェースを用いてメモリカード
の枚数の増加を示すブロック図である。

２はアドレスデコーダであってインターフェースに相当
する。従来例ではメモリカード１が最大８台まで接続可
能なアドレスデコーダ２を用いている。

メモリカード１．１・・・は、カードセレクト信号バス
１１．１１・・・によってアドレスデコーダ２と接続し
ている。各メモリカードｌ、１・・・はチップ選択用の
チップイネーブル信号（ＣＥ）　、アドレス信号（ＡＤ
Ｄ）　。

メモリへの書き込みを許可するライトイネーブル信号（
作）及び信号出力を許可するアウトプットイネーブル信
号（踊）の入力端子並びにデータ（ＤＡＴＡ）出力用の
出力端子を有している。アドレス信号（ＡＤＤ）を入力
するＡＤＤ入力端子は（ｎ＋１）ビットのアドレス信号
（Ａ　Ｏ〜Ａ、）を並列に搬送するアドレスバス３に接
続され、ライトイネーブル信号バス４に接続され、アウ
トプットイネーブル信号（ＯＥ）を入力するＯＩＥ入力
端子はアウトプットイネーブル信号バス５に接続され、
チップイネーブル信号（Ｃ８）を入力するＣＥ入力端子
はアドレスデコーダ２の出力である選択信号バス１１．
１１・・・に接続されている。またデータ（ＤＡＴＡ）
を出力するＯＡＴ＾出力端子は所定ビットのデータ（Ｄ
ＡＴ＾）を並列に搬送するデータバス６に接続されてい
る。

アドレスデコーダ２は拡張アドレス信号Ａ、％４□Ａ、
や！＋Ａ＊＋ｊＪを人力する端子Ｄａ　、Ｄａ　、Ｄｃ
及びカードイネーブル信号（Ｇ）を入力する端子及び８
枚のメモリカード１．１・・・のＣＥ入力端子に接続さ
れるカードセレクト信号（Ｓ””Ｓｓ）を出力する端子
を有している。入力端子ＤＡ　、　Ｄｇ　、　Ｄａは夫
々拡張アドレスバス７．８．９に接続され、Ｇ入力端子
はカードイネーブル信号バス１０に接続され、カードセ
レクト信号出力端子Ｓ、〜Ｓｌｌはカードセレクト信号
バス１１．１１・・・に接続される。

８枚のメモリカード１．１・・・のうち１枚のメモリカ
ードを指定すべくアドレスＡ□１．Ａ、、＋ｚ及びＡ９
．３が入力されてで入力端子に“Ｌ”レベル信号が入力
されると、アドレスＡ□１Ａ□２及びＡ□３によって指
定されたメモリカード１に該当する３１〜ＳＩｌ出力端
子のうちの１つから指定されたメモリカード１のＣＥ入
力端子に′Ｌ”ルベル信号が入力されて、該メモリカー
ドｌの内部半導体メモリのアクセスが可能となる。この
とき選択されなかった他のメモリカード１．１・・・は
ディセーブル状態である。

上述のインターフェース即ちアドレスデコーダ２におい
て拡張アドレス信号はＡ　、１＋１＋　Ａ＠＋ｔ＋　Ａ
ａ＋ｚであることからメモリ容量の最大アドレスがＡ、
％のメモリカード１，１・・・を用いて、総メモリ容量
を最大（ｎ　＋　３）ビットまで拡張できる。すなわち
メモリカード１．１・・・のメモリ容量がｍキロバイト
とすれば最大２３×ｍキロバイトまでメモリ容量を拡張
できる。

〔発明が解決しようとする課題〕

従来のインターフェース、？：は、アドレスデコーダに
接続した拡張アドレスバスによってメモリ容量を拡張す
ることができるが、拡張アドレス信号はＡ　Ｒ＋　Ｉ　
Ｉ　Ａ　６　＋　ｆｆ１Ｉ　Ａ　Ｒ＋　３とあらかじめ
設定されている。そのためメモリカードの最上位アドレ
スがＡイの場合は従来のインターフェースであっても複
数のメモリカードを接続して総メモリ容量を拡張するこ
とが可能であるが、個々のメモリカードのメモリ容量が
拡張した場合、例えばメモリカードの最上位アドレスが
Ａ　ｎ＋　１　となった場合、従来のインターフェース
に最上位アドレスがＡ７１．のメモリカードを接続する
ことは不可能であるという問題があった。

本発明はこのような問題を解決するためになされたもの
であって、メモリカードのメモリ容量が拡張した場合に
もインターフェースを変更することなく用いることがで
きるインターフェースを提供することを目的とする。

〔課題を解決するための手段〕

本発明のインターフェースはメモリカードのメモリ容量
が拡張した場合にも対応できるようにメモリ容量が拡張
した場合のアドレスバス群をあらかじめ備えており、接
続されるメモリカードのメモリ容量に応じて拡張アドレ
ス信号を選択できる手段を備えている。

〔作用〕

各拡張アドレス選択回路は、半導体記憶装置の容量に応
じて選択出力する拡張アドレスのビットを相異させる。

これによりアドレスデコーダは半導体記憶装置の容量に
応じた拡張アドレス信号が与えられることになる。

〔実施例〕

以下、本発明をその実施例を示す図面に基づいて説明す
る。

第１図はメモリカードを接続した本発明に係るインター
フェースの構成を示すブロック図である。

図において１００は本発明のインターフェースであって
、カードセレクト信号バスＩＬ　１１・・・によってメ
モリカード１．１・・・と接続している。各メモリカー
ド１，１・・・はチップ選択用のチップイネーブル信号
（ＣＩり　、アドレス信号（八〇Ｄ）、メモリへの書き
込みを許可するライトイネーブル信号（畦）、信号出力
を許可するアウトプットイネーブル信号（ＯＢ）の入力
端子及びデータ（ＤＡＴＡ）出力用の出力端子を有して
いる。ＡＤＤ入力端子は（ｎ＋１）ビットずつアドレス
信号（Ａ　ｏ〜Ａ、）を並列に搬送するアドレスバス３
に接続され、■入力端子はライトイネーブル信号バス４
に接続され、ＯＥ入力端子はアウトプットイネーブル信
号バス５に接続され、蔀入力端子はアドレスデコーダ２
の出力である選択信号バス１１．１１・・・に接続され
ている。またＤＡＴＡ出力端子は所定ビットずつデータ
信号を並列に搬送するデータバス６に接続されている。

前記インターフェース１００は、アドレスデコーダ２と
３個の拡張アドレス選択回路１２．１３．１４とを有し
ており、前記拡張アドレス選択回路１２．１３．１４の
各入力端子にはアドレスバス群１６．１７．１８及びセ
レクト信号バス１５を接続しており、その各出力端子は
拡張アドレスバス７．８．９に接続している。アドレス
デコーダ２の入力端子Ｄａ　、ＤＰＩ、ＤＣ及び百には
各々前記拡張アドレスバス７．８．９及びカードセレク
トバス１０が接続しており、その出力端子Ｓ　ｒ　””
　Ｓ　＊は選択信号バス１１．１１・・・に接続してい
る。選択信号バス１１．１１・・・は前述の如く個々の
メモリカード１，１・・・の葭入力端子に接続している
。

各拡張アドレス選択回路１２．１３．１４に接続してい
るアドレスバス群は第１表に示す如く、各拡張アドレス
選択回路１２．１３．１４に４ビツトのアドレスバスが
接続しており、拡張アドレス選択回路】２の最下位アド
レスをＡ７−！とじて拡張アドレス選択回路１３．１４
の最下位アドレスは１ビツトずつ上位のＡｙｌ−１，Ａ
、１となっている。

第　　　１　　　表２本のセレクト信号バス１５は拡張アドレス選択回路！
２．１３．１４に接続しており、このセレクト信号バス
１５によって拡張アドレス選択回路１２．１３゜１４に
与えられたセレクト信号Ｓｌｌ　　Ｓｔ。は、各アドレ
スバス群１６．１７．１８から各拡張アドレスバス７．
８．９に選択出力するアドレスを指定するものである。

次に拡張アドレス選択回路１２．１３．１４における動
作について説明する。

セレクト信号Ｓ、。＋Ｓ！Ｏは、インターフェース１０
０に接続したメモリカード１，１・・・のメモリ容量に
よって、入力端子Ｄａ、ＤＩｌ、ＤＣに入力されるアド
レスを選択する０例えばメモリカードのメモリ容量の最
上位アドレスが八〇−１の場合、セレクト信号ＳＩＯ及
びＳ！。はいずれも論理値「０」とし、拡張アドレス選
択回路１２．１３．１４へ搬送して前記拡張アドレス選
択回路１２．１３．１４の各々の最下位アドレスである
Ａイーｔ　ＨＡＲ−１＋　Ａｎを選択出力してアドレス
デコーダ２のＤａ　、　Ｄａ　、　　Ｄｃ入力端子へ入
力する。これにより８枚のメモリカードの並列接続が可
能となってアドレスＡｆｉまで拡張される。また、メモ
リカード１．１・・・のメそり容量の最上位アドレスが
Ａ７−２の場合、例えばセレクト信号３１０及びＳ２゜
を論理値「０」及び「１」としてアドレスデコーダ回路
２のＤＡ、Ｄｌ、ＤＣ入力端子へＡ　ｎ−１＋　　Ａ＠
　ＨＡｎ＋＋を入力する。

同様にメモリカード１．１・・・の最上位アドレスがＡ
、−１の場合Ａ　ｎ　＋　Ａｎ＋＋　＊　Ａｎ＋ｚを入
力し、メモリカード１．１・・・の最上位アドレスがＡ
、の場合Ａ　、ｌ＋Ｉ　＋　Ａａ＋Ｉ　ｔ　Ａｎ＊３を
入力する。従ってメモリカードのメモリ容量の最上位ア
ドレスがＡゎ−。

からＡ７まで拡張されてもセレクト信号バス１５の信号
を切り替えるのみでインターフェース１００を変更する
必要がない。

セレクト信号バス１５の信号切替方法は、機械的スイッ
チ手段あるいは端末機内蔵のＣＰＵ制御のいずれでもよ
い。

また本実施例においては、拡張アドレス選択回路１２．
１３．１４は４人力１出力のマルチプレクサ−であった
が、８人力１出力のマルチプレクサ−を用いることも可
能である。８人力１出力のマルチプレクサ−を使用した
場合、８種類のアドレスを指定するので、セレクト信号
バス１５は３本となる。

〔発明の効果〕

以上説明した如く、本発明のインターフェースは、あら
かじめ個々のメモリカードのメモリ容量の拡張を想定し
た複数ビットの拡張アドレス信号を入力すべ（なしてお
り、拡張アドレス選択回路は、接続されるメモリカード
のメモリ容量に応じて、夫々に異なるビットを選択出力
して複数のメモリカードの接続を可能としている。従っ
て本発明のインターフェースを用いた場合、接続される
個々のメモリカードのメモリ容量が変更されてもインタ
ーフェースの設計を変更する必要がないので、メモリ容
量の拡張が容易に行えるという効果がある。

【図面の簡単な説明】

第１図はメモリカードを接続した本発明に係るインター
フェースの構成を示すブロック図、第２図はメモリカー
ドと接続した従来のインターフェース回路の構成を示す
ブロック図である。２・・・アドレスデコーダ　　１２．１３．１４・・・
拡張アドレス選択回路　　１５・・・セレクト信号バス
１００・・・インターフェース　　１６．１７．１８・
・・アドレスバス群　　７．８．９・・・拡張アドレス
バスなお、図中、同一符号は、同−又は相当部分を示す
。

Claims

【特許請求の範囲】

（１）接続された複数の半導体記憶装置のいずれかを選
択するための拡張アドレス信号が入力され、前記半導体
記憶装置を選択する信号を出力するアドレスデコーダを
有する半導体記憶装置のインターフェースにおいて、複数ビットの拡張アドレス信号を入力すべくなしており、いずれかのビットを選択的に出力する複
数個の拡張アドレス選択回路を備え、該拡張アドレス選択回路は夫々に異なるビットを選択して前記アドレスデコーダに入力すべくなし
てあることを特徴とする半導体記憶装置のインターフェ
ース。