JPH02205353A - 水素を含んだ半導体膜に不純物を導入する方法 - Google Patents

水素を含んだ半導体膜に不純物を導入する方法

Info

Publication number
JPH02205353A
JPH02205353A JP2515589A JP2515589A JPH02205353A JP H02205353 A JPH02205353 A JP H02205353A JP 2515589 A JP2515589 A JP 2515589A JP 2515589 A JP2515589 A JP 2515589A JP H02205353 A JPH02205353 A JP H02205353A
Authority
JP
Japan
Prior art keywords
hydrogen
film
polycrystalline silicon
semiconductor film
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2515589A
Other languages
English (en)
Inventor
Yoshitaka Tsunashima
綱島 祥隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2515589A priority Critical patent/JPH02205353A/ja
Publication of JPH02205353A publication Critical patent/JPH02205353A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は半導体の製造方法に係シ、特に水素を含んだ
半導体膜に不純物を導入する方法に関する。
(従来の技術) 集積回路は、比例縮小剤に従って素子の微細化が進み、
高密度化が一層進んでいる。しかし、素子寸法を縮小す
ることも限界に近づきつつあシ、単に素子寸法を縮小す
ることだけでは、更に高密度の性能及び信頼性の高り集
積回路を作ることが難かしくなってhる。そこで、現在
、半導体基板表面に溝を堀りたシ、半導体、絶縁体ある
いは金属膜を積み上げたシして、立体的な構造の素子に
することが行なわれている0例えばMOSダイナミック
RAM (DRAM )の構成要素であるMOSキャノ
譬シタにおhては、キャパシタの容量を増大する方法と
して、シリコン基板表面に溝を掘ることによって占有面
積を増大させることなく、実質的にキャノ々シタの容量
の増大を図ることが行なわれている。
この場合、 MOSキヤ・ぐシタの酸化膜の経時破壊に
対する信頼性を向上させるため、シリコン基板表面に不
純物拡散層を形成することが有効である。
しかし、このようなシリコン基板表面に不純物拡散層を
形成した溝堀シキャノ々シタを、DRAMのMOSキヤ
/4シタに応用する場合、問題となるのが溝#Aシキャ
ノ譬シタに形成した不純物拡散層間の分離耐圧が溝間距
離が短かくなるに従って低下することである。これを解
決するため、多結晶シリコン膜を、溝の内部に形成させ
、これに不純物を拡散する方法がある。この多結晶シリ
コン膜の不純物拡散層の厚さだけ分離耐圧を低下させ々
bで溝間距離を短かくすることができる。又、他の方法
としてシリコン基板上にシリコン酸化膜を設けた後、多
結晶シリコン膜を形成し、これに不純物を拡散して分離
耐圧を低下させずに溝間距離を大幅に短かくする方法も
める。
このように、シリコン基板表面に形成される立体的構造
の素子に多結晶シリコン膜を形成し、これに不純物を拡
散する必要性が高まってAる。
この場合、多結晶シリコン膜上に、不純物を添加したシ
リコン酸化膜を、例えば被覆性の良い減圧化学気相成長
(LPCVD )法で堆積して、不純物を添加した前記
シリコン酸化膜から熱拡散によって多結晶シリコン膜に
不純物を導入する方法が上述したような微細な立体構造
素子につhては有効である。
しかしながら、多結晶シリコン膜にシリコン酸化膜から
の不純物を拡散する場合、シリコン基板に不純物を拡散
する場合に期待される拡散量に比較して極めて少ない量
しか拡散されな込、その理由は多結晶シリコン膜が、例
えば減圧化学気相成長法で形成される際て水素が混入さ
れ、この水素が、逆にシリコン教化膜中に拡散してしま
い、このシリコン酸化膜中の不純物と結合して不動化す
るからである。
(発明が解決しようとする課題) 上述したように従来の、不純物を電化した前記シリコン
酸化膜から多結晶シリコンgK当該不純物を導入する方
法は予想される拡散量よシ、はるかに少ない量しか拡散
されな^という欠点を有していた。
この発明は、上記欠点を除去し、不純物が添加されたシ
リコン酸化膜から水素を含んだ半導体膜に、前記不純物
を拡散する際に、水素がシリコン酸化膜中の不純物と結
合するのを防止して効率良く、シリコン酸化膜中の不純
物を半導体膜に拡散できる水素を含んだ半導体膜に不純
物を導入する方法を提供することを目的とする。
[発明の構成コ (課題を解決するための手段) この発明の水素を含んだ半導体膜に不純物を導入する方
法は、水素を含んだ半導体膜に、前記水素を除くため、
第1の高温熱処理を施す工程と;水素が除去された前記
半導体膜上に、不純物が添加されたシリコン酸化膜を形
成する工程と;前記不純物が添加されたシリコン酸化膜
から前記半導体膜に前記不純物を拡散するため、前記シ
リコン酸化膜及び前記半導体膜に、第2の高温加熱処理
を施す工程とよ構成ることを特徴としてhる。
(作用) この発明の水素を含んだ半導体膜に不純物を導入する方
法は、水素を含んだ半導体膜に、前記水素を除くため高
温熱処理を施す工程を含んでいる。
通常、CVD法によって、基板上に半導体膜、例えば多
結晶シリコン膜を形成する際には、シリコンの水素化物
や、水素を含んだガスを原料ガスとして使用してhる。
このため、多結晶シリコン膜中に多量の水素が含まれる
ことになる。この含有水素は、多結晶シリコン膜の形成
温度よシ高り温度、例えば600℃以上で熱処理を施す
ことによって、多結晶シリコン膜表面から揮発され、除
去される。従って、この多結晶シリコン膜上に、不純物
が添加されたシリコン酸化膜を形成した後当該不純物を
多結晶シリコン膜に拡散する際に、この多結晶シリコン
膜からの水素がシリコン酸化膜中の不純物と結合するこ
とがなく、効率のよい不純物拡散が行なわれる。
(実施例) 以下、この発明の一実施例を図面を参照して説明する。
第1A図乃至第1E図は、この発明の一実施例を説明す
るための半導体装置の製造工程を示す断面図である。
第1A図に示すように、例えば比抵抗lOΩ・個のp型
(100)シリコン基板1を用いる。この基板1は単結
晶半導体、アモルファス、ダルマニウム(G・)、又は
砒化ガリウム(G aA% )などが用いられる0次に
、既知の方法によって、素子形成領域を、シリコン酸化
膜2によって分離した後、基板1及びシリコン酸化膜2
上に一様に酸化膜3を化学気相成長法(以下CVD法と
略称する。)によって形成する。この酸化M3をマスク
として反応性イオンエツチング(以下RIE法と略称す
る。)と写真食刻法によりて溝が形成される部分の表面
の前記酸化膜3除去し、更に四塩化炭素(CCt4)を
主成分とするエツチングガスを用りたRIE法によって
溝4を形成する。
続いて、第1B図に示すように、前記酸化膜3の残され
た部分を希釈弗酸によってエツチング除去し、CVD法
によってボロン原子を5X10  an添加したシリコ
ン酸化膜5を2000にの厚さに形成する。この状態で
、950℃の非酸化性雰囲気で60分間熱処理すること
によって、ボロンを前記シリコン酸化M5から前記基板
1に拡散してp″″領域6を基板表面に形成する。その
後、第1C図に示すようにボロンが添加されたシリコン
酸化膜5を希釈弗酸によりてエツチング除去した後、減
圧CVD法によって多結晶シリコン膜7を3000又堆
積させる。
この多結晶シリコン膜7の形成はシリコンの水素化物を
含んだガスを原料ガスとして用いたガス雰囲気中で行な
われ、前記原料ガスは、シラン(5IH4)、ジシラン
(512H6)又はジクロルシラン(5IHCI2)な
どが用りられる。
この多結晶シリコン膜7を形成する際に含まれてしまう
多量の水素を除くため、第1の高温熱処理として例えば
、600℃乃至1200℃の温度範囲であって、水素あ
るいは水素化合物を含まない不活性ガス雰囲気中、例え
ばアルゴンガス雰囲気中で60分間、熱処理を行う、第
1の高温熱処理は他に600℃乃至1200℃の温度範
囲であって水素あるいは水素化合物を含まない酸化性ガ
スを含む雰囲気で行なってもよい。この第1の高温熱処
理は、CVD法によって多結晶シリコン膜7を堆積させ
た際に、膜中に混入した水素あるいは水素原子を除去で
きればよく、熱処理の方法は上述の実施例に限定するも
のではない、又、この第1の高温熱処理は電気炉によっ
て、又はハロダンランプ又はレーデの光照射によって行
うことができる。
次騒で、第10図だ示すように、減圧CVD法によって
砒素原子を5X103  添加したシリコン酸化8gを
前記多結晶へシリコン膜7上に、1000^の厚さに堆
積させ、続いて、少なくとも600℃以上、例えば10
00℃の窒素ガス雰囲気中で90分間の、第2の高温加
熱処理を行う。その結果、前記シリコン酸化膜8から前
記多結晶シリコン膜7中に砒素を拡散して、砒素濃度が
8X10”z−’程度のn+多多結晶シリコ腹膜9形成
する。
次りで、第1E図に示すよう釦、写真食刻法と、四弗化
炭素(CF4)を主成分とするエツチングガスを用いた
ダウン・フロー法により前記n多結晶シリコン膜9を所
望の形にノ4ターニングした後、MOSキャパシタ用1
0 nmの酸化膜10を、900℃の温度下で50チに
アルゴンガスで希釈された乾燥酸素中で形成する。最後
に、最上面に、通常のリン添加多結晶シリコンダート電
極11を形成する。
上述のようにして製造されたMOSキャパシタは、第2
図に示すような平面図及び、その11線断面図である第
3図のように示される。このようなMOSキヤ・臂シタ
の容量−電圧特性(C−V特性)は第4図のように示さ
れ、従来例にくらべ、容量を大きくとれることが明らか
となった。
次に、この発明の、他の実施例を第5A図乃至第5E図
を参照して説明する。
この実施例における第5A図及び第5B図に示す工程図
は、第1A図及び第2B図と、参照番号は異なるが同一
であシ、その説明は省略する。尚、図で参照番号12は
基板13はシリコン酸化膜、14は酸化膜、15は溝、
16はシリコン酸化膜及び17はp−領域を夫々示す。
第5C図は、第5B図に示したボロンを添加したシリコ
ン酸化膜16を希釈弗酸によってエツチング除去し、次
に減圧CVD法によって、多結晶シリコン膜18を30
00Xの厚さに堆積する。その後、この多結晶シリコン
!lX1gから含有水素を除去するため第1の高温加熱
処理として、1000℃の5係のアルコ0ンガスで希釈
された乾燥酸素ガス雰囲気中で60分間熱処理する。そ
の際、多結晶シリコン膜18上には酸化膜19が形成さ
れる。
その後、第5D図に示すように、前記シリコン酸化膜1
9を希釈弗酸によりてエツチング除去し、更に減圧CV
D法によって酸素原子を5X10”備づ添加したシリコ
ン酸化膜20を100OXの厚さに堆積する。
読込て、第2の高温加熱処理として、1000℃の窒素
ガス雰囲気中で90分間の熱処理を行り。
前記シリコン酸化膜20から前記多結晶シリコン膜18
に砒素を拡散して、砒素濃度8X10” cpn−3程
度On多結晶シリコン膜21を形成する。この♂多結晶
シリコン膜21の上にMOSキャノ9シタ用の10 n
mの酸化膜22を形成し、最後に1最上面に、通常のリ
ン添加多結晶シリコンr−)電極23を形成する。上記
実施例においては、前記多結晶シリ;ン膜18上の酸化
M19を希釈弗酸によってエツチング除去して込るが、
不純物の拡散に支障がない限〕、残してお−てもよい・
又・この実施例における前記多結晶シリコン膜を形成す
る化学気相成長法はシリコンの水素化物を含んだガスを
原料ガスに使用すること、この原料ガスはシラン、シリ
コン、又はジクロルシランなどが周込られることは、第
1の実施例におけると同様である。
[発明の効果] この発明の水素を含んだ半導体膜に不純物を導入する方
法は、水素を含んだ半導体膜に、前記水素を除くための
高温熱処理を施す工程を含むことにより、含有水素は揮
発し、除去される。従って、半導体膜上に、不純物が添
加されたシリコン酸化膜を形成した後、当該不純物を前
記半導体膜に拡散する際に、この半導体膜からの水素が
前記シリコン酸化膜中の不純物と結合することがなく、
効率のよい不純物拡散が行なわれる。
【図面の簡単な説明】
第1A図乃至第1E図は、この発明の水素を含んだ半導
体膜に不純物を導入する方法の一実施例を説明するため
の半導体装置の製造工程を夫々示す断面図:第2図は、
この発明の一実施例を説明するための半導体装置の平面
図;第3図は第2図の■−■線断面矢視図;第4図はこ
の発明の方法によって製造された半導体装置の、容量−
電圧特性を従来例と比較する図;第5A図乃至第5E図
は、この発明の他の実施例を説明するための半導体の製
造工程を夫々示す断面図である。 1.12・・・シリコンa板%2113・・・シリコン
酸化膜、3,14・・・酸化膜、4,15・・・溝、5
゜16・・・不純物添加のシリコン酸化膜、6,12・
・・p−拡散層、7,111・・・多結晶シリコン膜、
8゜20・・・不純物添加のシリコン酸化膜、9.21
・・・n”*ma+シリコンg、io、;tx・・・M
OSキャパシタ用ダート酸化膜、11.23・・・キイ
/4’シタゲート電極、19・・・シリコン酸化膜。 出願人代理人  弁理士 鈴 江 武 彦第 図 第 図 第 図 第 D 図 第 E 図 第 C 図

Claims (4)

    【特許請求の範囲】
  1. (1)水素を含んだ半導体膜に、前記水素を除くため第
    1の高温熱処理を施す工程と; 水素が除去された前記半導体膜上に、不純物が添加され
    たシリコン酸化膜を形成する工程と;前記不純物が添加
    されたシリコン酸化膜から前記半導体膜に前記不純物を
    拡散するため前記シリコン酸化膜及び前記半導体膜に、
    第2の高温加熱処理を施す工程とより成る水素を含んだ
    半導体膜に不純物を導入する方法。
  2. (2)前記水素を含んだ半導体膜は、基板に化学気相成
    長法により形成された多結晶シリコン膜である特許請求
    の範囲第1項記載の水素を含んだ半導体膜に不純物を導
    入する方法。
  3. (3)前記多結晶シリコン膜を形成する化学気相成長法
    はシリコンの水素化物を含んだガスを原料ガスに使用す
    る特許請求の範囲第2項記載の水素を含んだ半導体膜に
    不純物を導入する方法。
  4. (4)水素を含んだ前記半導体膜に、第1の高温熱処理
    を施す工程は、600℃乃至1200℃の温度範囲であ
    りて、水素あるいは水素化合物を含まない不活性ガス雰
    囲気に晒して行う特許請求の範囲第1項記載の水素を含
    んだ半導体膜に不純物を導入する方法。
JP2515589A 1989-02-03 1989-02-03 水素を含んだ半導体膜に不純物を導入する方法 Pending JPH02205353A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2515589A JPH02205353A (ja) 1989-02-03 1989-02-03 水素を含んだ半導体膜に不純物を導入する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2515589A JPH02205353A (ja) 1989-02-03 1989-02-03 水素を含んだ半導体膜に不純物を導入する方法

Publications (1)

Publication Number Publication Date
JPH02205353A true JPH02205353A (ja) 1990-08-15

Family

ID=12158130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2515589A Pending JPH02205353A (ja) 1989-02-03 1989-02-03 水素を含んだ半導体膜に不純物を導入する方法

Country Status (1)

Country Link
JP (1) JPH02205353A (ja)

Similar Documents

Publication Publication Date Title
KR930001736B1 (ko) 반도체장치의 제조방법
JP2761685B2 (ja) 半導体装置の製造方法
JPH04211121A (ja) 半導体装置及びその製造方法
JP3131436B2 (ja) 半導体装置の製造方法
JP2750159B2 (ja) 半導体装置の製造方法
JPH02205353A (ja) 水素を含んだ半導体膜に不純物を導入する方法
JPS62200755A (ja) 半導体装置の製造方法
JPS6315749B2 (ja)
JPS63237456A (ja) 半導体装置
JPH03234051A (ja) 容量素子の製造方法
JP2736061B2 (ja) 半導体装置の製造方法
JPS6028141B2 (ja) 半導体装置の製法
JPS61129872A (ja) 半導体装置の製造方法
JPH04242967A (ja) 半導体装置の製造方法
JP2740543B2 (ja) 半導体メモリ装置の製造方法
JPH01260857A (ja) 半導体素子およびその製造方法
JPH0318034A (ja) 半導体装置の製造方法
KR100445068B1 (ko) 반도체장치의전하저장전극형성방법
JPH11176959A (ja) 半導体装置の製造方法
JPH07263574A (ja) 半導体装置
JPH0274031A (ja) 半導体装置の製造方法
JPS6345865A (ja) 浮遊ゲ−ト型mos半導体装置
JPH01206620A (ja) 半導体装置の製造方法
JPS6213048A (ja) 半導体集積回路の製造方法
JPH01251715A (ja) 半導体装置の製造方法