JPH0220374A - プリンタのパラレルインターフェース回路試験方法及びそれに用いる試験用コネクタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、プリンタ等に装備されているパラレルインタ
ーフェース回路の試験方法及びそれに用いる試験用コネ
クタに関し、より詳細にはセントロニクスインターフェ
ースつまりセントロニクス準拠のパラレルインターフェ
ース回路試験方法及びそれに用いる試験用コネクタに関
する。

〈従来技術〉 プリンタのパラレルインターフェースとして、現在量も
標準的で、多くのパーソナルコンピュータ（以下ＰＣと
いう）やプリンタに使われているものとしては、セント
ロニクスタイプとかセントロニクス準拠などと呼ばれて
いるものがある。これは、アメリカのセントロニクス社
というプリンタメーカーが用いたインターフェースに準
拠しているためこのように呼ばれているのである。

市場に出ているプリンタは、少なくともセントロニクス
インターフェースが標準で装備されているし、またＰＣ
側もセントロニクスインターフェースを標準的に持って
いる機種が普通となった現在、このセントロニクスイン
ターフェースはプリンタインターフェースの統一規格と
いえる状況となっている。第７図として示される表１に
このセントロニクス準拠の標準インターフェースを示す
。

ところで、ＰＣメーカの内で、例えば、Ａ社製のｐｃは
、ピン番号１４のＡＵＴＯＬＦ　ＸＴやピン番号３６の
５ＬＣＴ　ＩＮの信号は無いが、より高価なり社製のも
のにはある。また、安価なＣ社製のものは、プリンタと
ＰＣの間で印字データの受渡しに必要な最低限の信号、
例えばピン番号１番の５ＴＰＯＢＥ、２〜９番のＤＡＴ
Ａ、　　１０番のＡＣＫＮＬＧまたは１１番のＢＵＳＹ
、さらにＧＮＤなどの信号しか持っていない・−・など
、ＰＣメーカの機種によってセントロニクス準拠のイン
ターフェース信号の範囲には増減がある。

このようにＰＣの機種により持っているインターフェー
ス信号の範囲に増減があるが、プリンタの印字動作のみ
の試験ならば、前述の安価な０社のＰＣでも試験ができ
、それに関連するインターフェース信号の試験も可能で
ある。ところが、プリンタのインターフェース回路につ
いては、印字動作だけでなく全回路の動作試験をしなけ
ればならないし、どのようなセントロニクス準拠のイン
ターフェースを持つＰＣとも接続可能となるようにしな
ければならない。そこで、従来では、セントロニクス準
拠インターフェース全部を装備する前述のＢ社製のよう
な高価なＰＣを用意し、このＰＣ上にプログラムを作成
してパラレルインターフェース回路の試験を行っていた
。そして表１に示されるようなセントロニクス準拠の標
準インターフェース全部をプリンタが装備している場合
、試験すべきプリンタの数が多くとも、前述の高価なＰ
Ｃを数多く用意するには限りが有るので、１台のＰＣに
対し試験すべきプリンタを取り替え取り替え試験したり
、あるいはＰＣを移動させ同じことをしていた。

〈発明が解決しようとする課題点〉 しかし、このように、１台のＰＣに対しプリンタを取り
替えて試験したり、ＰＣを移動させて試験をするこのよ
うな方法では、非常に作業時間のロスとなりコスト高に
なるなど、課題を呈していた。つまり、このことをプリ
ンタの生産ラインについてみると、この生産ラインでは
、回路デパックラインでも回路試験を必要とし、また最
終機能検査ラインでも同様の回路試験が不可欠であり、
前述したような高価なＰＣを使う面倒な回路試験を二重
に行うので、作業時間のロスとコストＵＰとが大きな問
題になる。

〈課題を解決するための手段〉 本発明では、上記課題を解決するため、プリンタ内部の
ＲＯＭに予め格納されている試験用プログラムと、プリ
ンタより外部へ送出される信号に割り付けられてプリン
タ内部より送出される試験用インターフェース信号をプ
リンタ内へ折り返させる折返し回路及びプリンタ内部よ
り送出できない試験用インターフェース信号を発生させ
るための複数のスイッチを備える試験用コネクタとを用
いることによりセントロニクス準拠のインターフェース
回路を試験するようにした。

〈作　　用〉 そしてこのように、プリンタ内部のＲＯＭに予め内蔵さ
れている試験プログラムと、プリンタより外部へ送出さ
れる信号に割り付けられてプリンタ内部より送出される
試験用インターフェース信号をプリンタ内へ折り返させ
る折返し回路及びプリンタ内部より送出できない試験用
インターフェース信号を発生させるための複数のスイッ
チを備える試験用コネクタとを用いるようにしたことに
より、必要なインターフェース信号を発生させながら試
験するためのＰＣを用いずとも簡単にプリンタのインタ
ーフェース回路を試験できることになる。

〈実　施　例〉 以下図面に示される実施例に基づき本発明の詳細な説明
する。

第１図は、本発明の実施例に係る試験用コネクタ２１の
正面図で、第２図は、この試験用コネクタ２１が備える
回路の回路図で、折返し回路及び３個のスイッチＩ　Ｐ
、ＡＬＦ、ＳＬ　Ｉによるスイッチ回路が含まれている
。

第２図に示されるこの折返し回路は、表１のインターフ
ェース信号に関するハード回路を試験するめにプリンタ
側から出された試験用インターフェース信号をプリンタ
側へ折り返すためのものである。すなわち、インターフ
ェース信号ＤＡＴＡＩ〜ＤＡＴＡ８は、ＰＣを用いる従
来の方法によると本来、５ＴＲＯＢＩ！信号と共にＰＣ
から送信されてくる・のであるが、本発明による試験方
法では、プリンタからＰＣへ出されるべき信号に、試験
用として、これらの信号を割り付けである。具体的には
、ＤＡＴＡ　ＩとＤＡＴＡ２をＢＵＳＹ信号に、ＤＡＴ
Ａ３とＤＡＴＡ４をＰＥ信号に、ＤＡＴＡ５とＩ］ＡＴ
Ａ６をＳＥＥ、信号に、またＤＡＴＡ７とＤＡＴＡ８を
ＦＡＵＬＴ信号にそれぞれ割り付け、プリンタより送出
できるようにしている。この際、データ信号と同時にπ
ＫＮＬＧ信号も送出するが、ＡＣＫＮＬＧ信号には５Ｔ
ＲＯＢＢ信号が割り付けられているので、折り返された
信号は、プリンタ内部で、ＰＣからＤＡＴＡＩ〜ＤＡＴ
Ａ８と５ＴＲＯＢＢ信号とが送信されてきた場合と同じ
働きをする。

また、３個ノスイッチＩ　Ｐ、ＡＬＦ、ＳＬ　Ｉは、プ
リンタ１が送出できない試験用インターフェース信号を
出すためのもので、スイッチＡＬＥは■ＴＯＬＦ　ＸＴ
信号線に、スイッチＩＰはＩＮ　ＦＲＭ信号線に、そし
てスイッチＳＬＩは５ＬＣＴ　ＩＮ信号線にそれぞれ対
応し、表１に示されるＰＣからのこれら各信号を代用を
する。

このように、試験用コネクタ２１は、試験用インターフ
ェース信号が第２図に示される回路のようにその内部で
配線され、また外部には３個のスイッチＩＰ、ＡＬＦ、
ＳＬＩが装備されている。

そして、この試験用コネクタ２１は、第３図に示すよう
に、プリンタ１のインタフェースコネクタ１７にセット
され、実際の試験の運用に具される。

第４図は、プリンタ１及びこのプリンタ１に接続された
試験用コネクタ２１のブロック図である。

この第４図において、操作パネル１５上の所定のスイッ
チが所定の条件で押下されたこと（後に詳しく述べる）
をＩ１０ボート１４が検知し試験モードの設定がなされ
ると、主ＣＰＵ２は、ＲＯＭ３に格納されている試験用
プログラム３ａを読み出して試験の開始動作をする。具
体的には、インターフェース回路１３を通して印字デー
タＤＡＴＡＩ〜ＤＡＴＡ８を送出する。送出されたこれ
らのデータＤＡＴＡＩ〜ＤＡＴＡ８はコネクタ１７を介
して試験用コネクタ２１で折り返され、あたかもＰＣよ
り送られたデータであるかのようにプリンタ１に入力さ
れる。すると、主ＣＰＵ２は、これらのデータＤＡＴ＾
１〜ＤＡＴＡ８をＲＡＭ４に一旦格納して読み出し、文
字データであるかイメージデータであるかの解析をする
。この試験の場合データは文字コードだけであるので、
文字フォント発生回路６から文字コードに相当するフォ
ントデータを取り出し、プリントラインバッファ５に書
き込む。そして、主ＣＰＵ２は、プリントラインバッフ
ァ５に書き込んだ文字が印字行単位にまとまると印字ヘ
ッド制御回路１１に送出し、印字ヘッド１２により印字
させる。同時に、主ＣＰＵ２は、スペース制御回路７に
よりスペースモータ８を駆動し、印字ヘッド１２を搭載
しているプリンタのキャリッジのスペース動作を行う。

また、改行して印字を行う場合は改行制御回路９により
改行モータ１０を駆動する。

第５図は、第４図における操作パネル１５の詳細図であ
る。第５図に示すように操作パネル１５上には数多くの
スイッチやランプが搭載されているが、試験に係わるも
のとしては、スイッチでは、ＳＥＴスイッチ１５ａ及び
ＰＡＰＥＲＳＥＴスイッチ１５ｂであり、ランプでは、
ＯＰ７．１うンプ１５ｃ及びＯＰＴ、２ランプ１５ｄで
ある。

次に、試験方法の詳細を、第６図に示す試験フローチャ
ートに基づいて詳細に説明する。

先ず、プリンタの電源がオフ状態であるかを確認する（
ＳＴＩ）。電源がオン状態のときはオフにしく５Ｔ２）
、試験用コネクタ２１を第３図のようにプリンタにセッ
トする（Ｓｒ１）。これで試験の準備は整ったわけであ
る。

次に、操作パネル１５上のＳＥＴスイッチ１５ａを押下
したままプリンタの電源をオンにする（Ｓｒ１）。する
と操作パネル１５上のＯＰＴ。

１ランプ１５ｃが点灯する（Ｓｒ１）。これで試験モー
ドが設定されたことになりＲＡＭ３に格納さされている
試験用プログム３ａにより試験運用に入ることになる。

この状態で、操作パネル１５上のＰＡＰＥＲ３ＥＴスイ
ッチ１５ｂを押下すると、現在プリンタは電源がオンさ
れたばかりなので、５ＴＩＯの方にフローは進み、第４
図のＲＡＭ４内のＢＵＳＹフラグ４ａをオンにしく５Ｔ
ＩＯ）、操作パネル１５上のＯＰＴ、２ランプ１５ｄを
点灯させ（ＳＴＩＩ）、試験用プログラム３ａによりイ
ンタフェース回路上にＤＡＴＡ　１〜ＤＡＴＡ　８を発
生・送出させ、同時にＡＣＫＮＬＧ信号を送出する（Ｓ
Ｔ１２）。

このとき、インタフェース信号のうちＤＡＴＡ　１〜Ｄ
ＡＴ八８はそのまま、＾ＣＫＮＬＧ信号は５ＴＲＯＢＥ
信号として、第４図の試験用コネクタ２１の折返し回路
を通してプリンタに入力されてくるが、送出した信号と
入力された信号が一致しないときはプリンタエラーとし
て第４図におけるブザー１６をＩ１０ポート１４を通し
て鳴動させて知らせ（ＳＴ１３．５Ｔ１４）る。すると
、ＲＡＭ４のＢＵＳＹフラグ４ａをオフにして（ＳＴＩ
　５）Ｓｒ１へ戻る。この状態では、プリンタインタフ
ェース回路になんらかの異常があることが分かったので
、プリンタの電源をオフにしたりして異常の発見の探索
と修復が必要となる。

５Ｔ１３において、プリンタのインタフェース回路が正
常のとき、つまりインタフェース信号のうちＤＡＴＡ　
１〜ＤＡＴＡ　８、ＡＣＫＮＬＧＳＳＴＲＯＢ［！、　
ＢＩＩＳＹ、、ＰＲ。

ＳＥＬ　、ηＩＵＬＴの各信号が正常のときは、５Ｔ１
６に進む。５Ｔ１６において、ＳＬＩスイッチがＯＦＦ
状態のときは、プリンタ１は、無動作で何もせず（ＳＴ
１７）にＳｒ１へ戻るが、ｓＬｌスイッチがＯＮ状態で
あるとＡＬＦスイッチの状態を見て（ＳＴｌＢ）プリン
タは印字を開始する。つまり、ＡＬＦスイッチがＯＮ状
態のときは、第４図のプリントラインバッファ５がフル
状態になると、ＬＦコードを挿入付加して数字１〜８の
交互印字動作を改行しながら行い（ＳＴ１９．５Ｔ２０
）、ＡＬＥスイッチがＯＦＦ状態のときは、プリントラ
インバッファ５がフル状態になると、ＬＦコードを挿入
付加せずに数字１〜８の交互印字を行う（Ｓｒ１１．５
Ｔ２２）、、：（７）Ｓｒ１１．５Ｔ２２では、改行せ
ずに印字動作を行うので、重ね打ち印字となる。尚、こ
の際、プリンタの印字状態において、ＡＬＦスイッチと
ＳＬＩスイッチの０Ｎ−ＯＦＦ切り換えは自由にできる
。

また、印字しているプリンタを停止させたいときは、Ｓ
ｒ１に戻り操作パネル１５のＰＡＰＡＲＳＥＴスイッチ
１５ｂを再押下する。すると、今度はプリンタが動作中
（Ｓｒ１）であるのでＳｒ８に進む。Ｓｒ８では、前述
したようにＲＡＭ４のＢＵＳＹフラグ４ａをオフにし、
操作パネル１５上＋７）ＯＰＴ、　　２ランプ１５ｄを
滅灯（Ｓｒ９）させ、Ｓｒ１へ戻り、ＰＡＰＥＲＳＥＴ
スイッチ押下待ち（Ｓｒ１）となる。

次に、ＩＰスイッチの操作について述べる。

ＩＰスイッチは、第６図のフローチャートにおいて電源
オン以後の各項（ステップ）においていつでも自由に押
下できる。ＩＰスイッチを押下すると（ＳＴ２３）、プ
リンタ１は、イニシャル動作して試験を終了（ＳＴ２４
）Ｌ、試験の５ＴＡＲＴに戻ることになる。

このようにして、本発明に係るプリンタのパラレルイン
ターフェース回路試験方法によると、表１に示すセント
ロニクス準拠の標準インタフェース信号の各ハード回路
を、従来のようにＰＣを用イスとも、簡単に試験できる
ことになる。

〈発明の効果〉 以上説明してきたように、本発明に係る試験用コネクタ
を用いたプリンタのパラレルインターフェース回路試験
方法によると、プリンタ内部のＲＯＭに予め内蔵されて
いる試験プログラムと、プリンタより外部へ送出される
信号に割り付けられてプリンタ内部より送出される試験
用インターフェース信号をプリンタ内へ折り返させる折
返し回路及びプリンタ内部より送出できない試験用イン
ターフェース信号を発生させるための複数のスイッチを
備える試験用コネクタとを用いるようにしているので、
従来のようにＰＣを用いずともプリンタのパラレルイン
ターフェース回路を試験でき、この試験を短時間で簡単
に、しかもいかなる場所でも行なえることになり、例え
ば、プリンタの生産ラインを構築した場合に必ず必要と
なる最終機能検査ラインでのプリンタとＰＣとの接続確
認試験、あるいは回路デパックラインにおける回路試験
において、従来のように高価なＰＣを数多く用意したり
、あるいは少ないＰＣで面倒な作業をしたすせずとも、
安価な試験用コネクタを多数用意しておけば済むという
ことになり、その分、作業の簡易・迅速化並びにコスト
の低減を望めることになる。

【図面の簡単な説明】

第１図は、試験用コネクタの正面図、 第２図は、試験用コネクタの回路図、 第３図は、プリンタに試験用コネクタをセットする状態
を示す概略斜視図、 第４図は、プリンタ及びこのプリンタに接続された試験
用コネクタのブロック図、 第５図は、操作パネルの平面図、 第６図は、パラレルインタフェース回路試験フローチャ
ート図、そして 第７図は、セントロニクス準拠の標準インターフェース
に関する表１を示す図である。 １−−−−−一・プリンタ ２−・−・−主ＣＰＵ ３・−−−−−・ＲＯＭ ３　ａ−−−−−−・試験用プログラム４−−−−−−
・ＲＡＭ ａ−・−Ｂ　Ｕ　Ｓ　Ｙフラグ ３−−−−−−インタフェース回路 ５−・・−操作パネル ６−・−ブザー ７・−一一一一一インタフェースコネクタ１−・−・試
験用コネクタ 第 図 ３６ヒ゛ンコネクタ（オズン

Claims (4)

【特許請求の範囲】
1. （１）プリンタ内部のＲＯＭに予め格納されている試験
   用プログラムと、 プリンタより外部へ送出される信号に割り付けられてプ
   リンタ内部より送出される試験用インターフェース信号
   をプリンタ内へ折り返させる折返し回路及びプリンタ内
   部より送出できない試験用インターフェース信号を発生
   させるための複数のスイッチを備える試験用コネクタと
   を用いることを特徴とするプリンタのパラレルインター
   フェース回路試験方法。
2. （２）試験のモードの設定は、プリンタが装備している
   操作パネルのスイッチを用いることを特徴とする請求項
   １記載のプリンタのパラレルインターフェース回路試験
   方法。
3. （３）試験結果をそれぞれに応じてプリンタでプリント
   アウトし、またランプ表示やブザー音で報知することを
   特徴とする請求項１または請求項２いずれか記載のプリ
   ンタのパラレルインターフェース回路試験方法。
4. （４）プリンタより外部へ送出される信号に割り付けら
   れてプリンタ内部より送出される試験用インターフェー
   ス信号をプリンタ内へ折り返させる折返し回路及び残り
   のインターフェース信号の一部を発生させるための複数
   のスイッチを備えてなるプリンタのパラレルインターフ
   ェース回路試験用コネクタ。