JPH0220181B2 - - Google Patents
Info
- Publication number
- JPH0220181B2 JPH0220181B2 JP19849383A JP19849383A JPH0220181B2 JP H0220181 B2 JPH0220181 B2 JP H0220181B2 JP 19849383 A JP19849383 A JP 19849383A JP 19849383 A JP19849383 A JP 19849383A JP H0220181 B2 JPH0220181 B2 JP H0220181B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- data
- digit
- address
- frequency data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000004044 response Effects 0.000 claims description 4
- 230000006870 function Effects 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007595 memory recall Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
- H03J5/0281—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer the digital values being held in an auxiliary non erasable memory
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transceivers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は無線通信機に係わり、特に送信周波数
並びに受信周波数を記憶するメモリを有する無線
通信機に関する。
並びに受信周波数を記憶するメモリを有する無線
通信機に関する。
〔従来の技術〕
従来、無線通信機には第１図に示す如く、メモ
リ１８を有し、メモリに周波数データ並びに
SSB・Ｌ側、SSB・Ｕ側、CW・広、CW・狭、
AM、FM等の運用データを記憶して置く無線通
信機がある。書き込まれる周波数データは操作パ
ネル１３に設けられた周波数調整ダイヤル１５、
アツプ釦１５ａ、ダウン釦１５ｂ、分周比設定回
路１１等からなる周波数調整手段で調整され、メ
モリ選択ダイヤル１７により指定されたアドレス
のデータエリヤへ書き込まれる。メモリ１８に記
憶された周波数データ（以下、メモリ周波数デー
タという）並びに分周比設定回路１１で生成され
た周波数データ（以下調整周波数データという）
はメモリ呼び出し電鍵１４等の操作に応じてデー
タバス切換器１０を介してPLL回路４のプログ
ラマブルカウンタ９へ送出される。メモリ周波数
データを変更したいときはプリセツト釦１６およ
びメモリ選択ダイヤル１７を操作し所望のメモリ
周波数データをデータバス１８′ａを介して予め
分周比設定回路１１へプリセツトする。メモリ周
波数データと調整周波数データは送受信回路側に
対しては周波数調整機能に対応できるか否かの点
が異なるだけで本質的な差は見当らない。送受信
回路では送信用周波数データ、受信用周波数デー
タが常時選択的に用意され、かつ両者共微調整可
能、送受信周波数のレバースおよび同一送受信周
波数可能となることが望ましい。しかし、実際の
回路では周波数調整ダイヤル１５の１回転当り変
化域の指定釦、上位ＭHz部分の数値のみを指定す
るバンド選択ダイヤル等が設けられる。また分周
比設定回路１１の数値は直設設定できるよう０か
ら９に相当する数字釦をキーボード２１に設けた
ものがある。また、メモリ周波数データをレジス
タ等の蓄積手段で形成しこの蓄積手段をロータリ
ースイツチで選択する送受信周波数選択回路があ
る。この場合はロータリースイツチを２個設けて
それぞれのロータリースイツチで選択された周波
数データを送信用とするか受信用とするかを決め
る切換スイツチを設けてある。切換スイツチの親
側端子を装信または受信用スイツチを介して周波
数調整ダイヤル１５等の周波数調整手段へ接続す
れば送信または受信動作時に周波数調整機能が得
られる。
リ１８を有し、メモリに周波数データ並びに
SSB・Ｌ側、SSB・Ｕ側、CW・広、CW・狭、
AM、FM等の運用データを記憶して置く無線通
信機がある。書き込まれる周波数データは操作パ
ネル１３に設けられた周波数調整ダイヤル１５、
アツプ釦１５ａ、ダウン釦１５ｂ、分周比設定回
路１１等からなる周波数調整手段で調整され、メ
モリ選択ダイヤル１７により指定されたアドレス
のデータエリヤへ書き込まれる。メモリ１８に記
憶された周波数データ（以下、メモリ周波数デー
タという）並びに分周比設定回路１１で生成され
た周波数データ（以下調整周波数データという）
はメモリ呼び出し電鍵１４等の操作に応じてデー
タバス切換器１０を介してPLL回路４のプログ
ラマブルカウンタ９へ送出される。メモリ周波数
データを変更したいときはプリセツト釦１６およ
びメモリ選択ダイヤル１７を操作し所望のメモリ
周波数データをデータバス１８′ａを介して予め
分周比設定回路１１へプリセツトする。メモリ周
波数データと調整周波数データは送受信回路側に
対しては周波数調整機能に対応できるか否かの点
が異なるだけで本質的な差は見当らない。送受信
回路では送信用周波数データ、受信用周波数デー
タが常時選択的に用意され、かつ両者共微調整可
能、送受信周波数のレバースおよび同一送受信周
波数可能となることが望ましい。しかし、実際の
回路では周波数調整ダイヤル１５の１回転当り変
化域の指定釦、上位ＭHz部分の数値のみを指定す
るバンド選択ダイヤル等が設けられる。また分周
比設定回路１１の数値は直設設定できるよう０か
ら９に相当する数字釦をキーボード２１に設けた
ものがある。また、メモリ周波数データをレジス
タ等の蓄積手段で形成しこの蓄積手段をロータリ
ースイツチで選択する送受信周波数選択回路があ
る。この場合はロータリースイツチを２個設けて
それぞれのロータリースイツチで選択された周波
数データを送信用とするか受信用とするかを決め
る切換スイツチを設けてある。切換スイツチの親
側端子を装信または受信用スイツチを介して周波
数調整ダイヤル１５等の周波数調整手段へ接続す
れば送信または受信動作時に周波数調整機能が得
られる。
上述した従来の無線通信機は周波数データ生成
手段として若干の不便さ（補正用にバンド選択手
段を併用）がある周波数調整ダイヤルを用い、更
に微調整用としても若干の不便さがある。（補正
用に一回転当り可変量変化手段を併用）周波数調
整ダイヤルを送信または受信用の周波数データ調
整用に使用している。このため、周波数データ生
成手段に数字釦等で直接周波数データを生成し、
またはメモリ等から既に形成された周波数データ
を得たとしても単に上位桁に相当するバンド情報
生成を省略できる程度の利便しかない等データ相
互における論理構造が明確化されない欠点を有し
ている。このため、操作パネルには各種操作部材
が設けられ、操作性が悪く、かつ回路構成が複雑
で部品点数が多い等の欠点がある。
手段として若干の不便さ（補正用にバンド選択手
段を併用）がある周波数調整ダイヤルを用い、更
に微調整用としても若干の不便さがある。（補正
用に一回転当り可変量変化手段を併用）周波数調
整ダイヤルを送信または受信用の周波数データ調
整用に使用している。このため、周波数データ生
成手段に数字釦等で直接周波数データを生成し、
またはメモリ等から既に形成された周波数データ
を得たとしても単に上位桁に相当するバンド情報
生成を省略できる程度の利便しかない等データ相
互における論理構造が明確化されない欠点を有し
ている。このため、操作パネルには各種操作部材
が設けられ、操作性が悪く、かつ回路構成が複雑
で部品点数が多い等の欠点がある。
本発明は上述した点にかんがみなされたもので
周波数データを記憶するメモリと周波数調整手段
で生成される周波数データとの間の論理構造を明
確にし、操作性を向上した無線通信機を提供する
ことを目的とする。
周波数データを記憶するメモリと周波数調整手段
で生成される周波数データとの間の論理構造を明
確にし、操作性を向上した無線通信機を提供する
ことを目的とする。
本発明はメモリを指定する第１、第２、…、第
ｎのアドレス指定釦等のアドレス指定手段が設け
てある。アドレス指定手段を操作すると指定され
たアドレスデータはアドレスレジスタへ一旦蓄積
される。周波数調整手段は２組設けられ、アドレ
スレジスタへ蓄積されたアドレスデータはつぎに
周波数調整操作を検出し読み出し動作を行う。以
降は書き込み動作シーケンスとなるよう構成され
ている。
ｎのアドレス指定釦等のアドレス指定手段が設け
てある。アドレス指定手段を操作すると指定され
たアドレスデータはアドレスレジスタへ一旦蓄積
される。周波数調整手段は２組設けられ、アドレ
スレジスタへ蓄積されたアドレスデータはつぎに
周波数調整操作を検出し読み出し動作を行う。以
降は書き込み動作シーケンスとなるよう構成され
ている。
本発明による無線通信機の一実施例を第３図、
第４図にもとづき説明する。
第４図にもとづき説明する。
第３図、第４図と第１図、第２図で同一のもの
には同一符号を付してあるから説明は省略する。
には同一符号を付してあるから説明は省略する。
第３図において、Ａ側の周波数調整手段は桁指
定釦D1〜Do（説明のためｎは９とする）、周波数
選択用減算釦１９ａ、周波数選択用加算釦２０ａ
およびＡ側周波数データ用桁レジスタ２４ａで構
成されている。周波数データ用桁レジスタ２４ａ
は第２図に示す第１位用桁レジスタQ1、第２位
用桁レジスタQ2…第ｎ位用桁レジスタQ9（説明の
ためｎは９とする）で形成され桁指定釦D1〜D9
で指定された桁レジスタQ1〜Q9が周波数選択用
加算釦２０または周波数選択用減算釦１９の操作
に応じて出力される加減算パルスを計数し、９か
ら０へ復帰するときは上位の桁用レジスタQ2〜
Q9へ桁上げパルス１から０へ復帰するときはQ1
〜Q9へ桁下げパルスを出力する。桁用レジスタ
Q1〜Q9がＡ側レジスタQ1〜Q9で編成された計数
値がＡ側の周波数データとなりデータバス１０ａ
を介してデータバス切換器１０へパラレル出力さ
れる。Ｂ側の周波数調整手段は桁指定釦D′1〜
D′9、周波数選択用減算釦１９ｂ、周波数選択用
加算釦２０ｂおよびＹ−Y′結線を介して操作さ
れるＢ側周波数データ用桁レジスタ２４ｂで構成
されている。Ｂ側周波数データ用桁レジスタ２４
ｂの計数値はＢ側の周波数データとなりデータバ
ス１０ｂを介してデータバス切換器１０へパラレ
ル出力される。
定釦D1〜Do（説明のためｎは９とする）、周波数
選択用減算釦１９ａ、周波数選択用加算釦２０ａ
およびＡ側周波数データ用桁レジスタ２４ａで構
成されている。周波数データ用桁レジスタ２４ａ
は第２図に示す第１位用桁レジスタQ1、第２位
用桁レジスタQ2…第ｎ位用桁レジスタQ9（説明の
ためｎは９とする）で形成され桁指定釦D1〜D9
で指定された桁レジスタQ1〜Q9が周波数選択用
加算釦２０または周波数選択用減算釦１９の操作
に応じて出力される加減算パルスを計数し、９か
ら０へ復帰するときは上位の桁用レジスタQ2〜
Q9へ桁上げパルス１から０へ復帰するときはQ1
〜Q9へ桁下げパルスを出力する。桁用レジスタ
Q1〜Q9がＡ側レジスタQ1〜Q9で編成された計数
値がＡ側の周波数データとなりデータバス１０ａ
を介してデータバス切換器１０へパラレル出力さ
れる。Ｂ側の周波数調整手段は桁指定釦D′1〜
D′9、周波数選択用減算釦１９ｂ、周波数選択用
加算釦２０ｂおよびＹ−Y′結線を介して操作さ
れるＢ側周波数データ用桁レジスタ２４ｂで構成
されている。Ｂ側周波数データ用桁レジスタ２４
ｂの計数値はＢ側の周波数データとなりデータバ
ス１０ｂを介してデータバス切換器１０へパラレ
ル出力される。
M1〜Moはアドレス指定釦である。アドレス指
定釦M1〜Moを操作するとアドレスレジスタ４１
は指定されたアドレスデータを蓄積する。
定釦M1〜Moを操作するとアドレスレジスタ４１
は指定されたアドレスデータを蓄積する。
Ａ側の周波数データ読み出し書き込み手段はＡ
側桁指定用オア回路２５ａ、Ａ側読み出し制御回
路２６ａ、Ａ側書き込み制御回路２７ａ、Ａアド
レススイツチ２８ａおよびＡアドレスレジスタ２
９ａで構成される。アドレス指定釦M1〜Moが操
作されるとアドレスレジスタ４１へアドレスデー
タが蓄積されると同時にアドレス指定用オア回路
４２が動作したフリツプフロツプ回路４３をセツ
トする。フリツプフロツプ回路４３がセツトされ
ているとき桁指定釦D1〜D9を操作するとＡ側読
み出し制御回路２６ａが動作しアドレスレジスタ
４１に蓄積されたアドレスデータをＡアドレスス
イツチ２８ａの閉成された常開接点群を経由して
Ａアドレスレジスタへ移送する。また、移送され
たＡアドレスレジスタのアドレスデータに係わる
周波数データはメモリ１８のRD端子に送出され
る読み出し制御信号でデータバス１８ａからイネ
イブルとなつているＡ側周波数データ用桁レジス
タ２４ａへ読み出される。読み出し動作終了後は
フリツプフロツプ回路４３がリセツトされる。フ
リツプフロツプ回路４３がリセツトされるとＸ−
X′結線を介してＡ側書き込み制御回路２７ａへ
動作シーケンスが進み、周波数選択用減算釦１９
ａ、周波数選択用加算釦２０ａの動作で変化する
Ａ側周波数データ用桁レジスタ２４ａの計数値は
Ａアドレスレジスタ２９ａに蓄積されたアドレス
データのデータエリヤへ書き込まれる。アドレス
指定釦M1〜Moが操作されない限り、メモリ１８
は書き込み制御となりＡ側周波数データ用桁レジ
スタ２４ａ並びにＢ側周波数データ用桁レジスタ
２４ｂの計数値はその都度Ａアドレスレジスタ２
９ａの並びにアドレスレジスタ２９ｂのそれぞれ
のアドレスデータで指定されるデータエリヤへ書
き込まれる。
側桁指定用オア回路２５ａ、Ａ側読み出し制御回
路２６ａ、Ａ側書き込み制御回路２７ａ、Ａアド
レススイツチ２８ａおよびＡアドレスレジスタ２
９ａで構成される。アドレス指定釦M1〜Moが操
作されるとアドレスレジスタ４１へアドレスデー
タが蓄積されると同時にアドレス指定用オア回路
４２が動作したフリツプフロツプ回路４３をセツ
トする。フリツプフロツプ回路４３がセツトされ
ているとき桁指定釦D1〜D9を操作するとＡ側読
み出し制御回路２６ａが動作しアドレスレジスタ
４１に蓄積されたアドレスデータをＡアドレスス
イツチ２８ａの閉成された常開接点群を経由して
Ａアドレスレジスタへ移送する。また、移送され
たＡアドレスレジスタのアドレスデータに係わる
周波数データはメモリ１８のRD端子に送出され
る読み出し制御信号でデータバス１８ａからイネ
イブルとなつているＡ側周波数データ用桁レジス
タ２４ａへ読み出される。読み出し動作終了後は
フリツプフロツプ回路４３がリセツトされる。フ
リツプフロツプ回路４３がリセツトされるとＸ−
X′結線を介してＡ側書き込み制御回路２７ａへ
動作シーケンスが進み、周波数選択用減算釦１９
ａ、周波数選択用加算釦２０ａの動作で変化する
Ａ側周波数データ用桁レジスタ２４ａの計数値は
Ａアドレスレジスタ２９ａに蓄積されたアドレス
データのデータエリヤへ書き込まれる。アドレス
指定釦M1〜Moが操作されない限り、メモリ１８
は書き込み制御となりＡ側周波数データ用桁レジ
スタ２４ａ並びにＢ側周波数データ用桁レジスタ
２４ｂの計数値はその都度Ａアドレスレジスタ２
９ａの並びにアドレスレジスタ２９ｂのそれぞれ
のアドレスデータで指定されるデータエリヤへ書
き込まれる。
Ｂ側の周波数データ読み出し書き込み手段はＢ
側桁指定用オア回路２５ｂ、Ｂ側は読み出し制御
回路２６、Ｂ側書き込み制御回路２７ｂ、Ｂアド
レススイツチ２８ｂ、およびＢアドレスレジスタ
２９ｂで構成される。図中符号３９は送受信切換
スイツチ、２２はデイスプレイである。
側桁指定用オア回路２５ｂ、Ｂ側は読み出し制御
回路２６、Ｂ側書き込み制御回路２７ｂ、Ｂアド
レススイツチ２８ｂ、およびＢアドレスレジスタ
２９ｂで構成される。図中符号３９は送受信切換
スイツチ、２２はデイスプレイである。
デイスプレイ２２は液晶またはCRTで形成さ
れ第４図に示すようにデイスプレイエリヤM′1〜
M′oを有し、アドレス指定釦M1〜Moに対応した
周波数データ並びに運用データをデイスプレイす
る。周波数データがデイスプレイされる直下に桁
指定釦D1〜D9およびD′1〜D′9が配置される。周
波数選択用減算釦１９ａ，１９ｂと周波数選択用
加算釦２０ａと２０ｂは桁指定釦D1〜D9、D′1〜
D′9が配置された近傍に設置される。デイスプレ
イエリヤM′1〜M′oの上位２ビツトは「00」「10」
「01」また「11」がデイスプレイされる。「00」が
表示されている場合は該当するデータエリヤの周
波数データは未使用中であることを示している。
上位ビツトが「10」の場合はＡ側の周波数調整手
段に対応して書き込み動作が行われるデータエリ
ヤ、上位ビツトが「01」の場合はＢ側の周波数調
整手段に対応して書き込み動作が行なわれるデー
タエリヤ、「11」はアドレス指定釦M1〜Moが操
作され、読み出し先未定のデータエリヤを示す。
図中符号３３〜４０はオンスイツチで電源接・
断・送信時メータ切換、RFアンプスイツチ、RF
アツテネータオンオフ、スピーチプロセツサオン
オフ、ノイズブランカオンオフ、AGC時定数速
緩切換、送受信切換、VOXオペレーシヨンが割
付けられている。運用モード選択、AF利得ボリ
ユーム、RF利得ボリユーム、マイクゲインコン
トロール、ドライブコントロール、スケルチボリ
ユーム、ノイズブランカスレツシヨールドボリユ
ーム、IFシフトボリユーム、IFワイズボリユー
ム等の選択または量的制御を要するものは上記そ
れぞれのフアンクシヨンを選択する。リングカウ
ンタをフアクシヨン選択釦３０の押下により出力
されるパルスで駆動し、リングカウンタの数値に
より定められたパルス積算カウンタへフアクシヨ
ン用アツプ釦３１およびフアクシヨン用ダウン釦
３２により所望の数値を設定することで所定の制
御を行なえるようになつている。制御量はデイス
プレイエリヤ２２ｆで表示する。また、符号４１
はメータである。
れ第４図に示すようにデイスプレイエリヤM′1〜
M′oを有し、アドレス指定釦M1〜Moに対応した
周波数データ並びに運用データをデイスプレイす
る。周波数データがデイスプレイされる直下に桁
指定釦D1〜D9およびD′1〜D′9が配置される。周
波数選択用減算釦１９ａ，１９ｂと周波数選択用
加算釦２０ａと２０ｂは桁指定釦D1〜D9、D′1〜
D′9が配置された近傍に設置される。デイスプレ
イエリヤM′1〜M′oの上位２ビツトは「00」「10」
「01」また「11」がデイスプレイされる。「00」が
表示されている場合は該当するデータエリヤの周
波数データは未使用中であることを示している。
上位ビツトが「10」の場合はＡ側の周波数調整手
段に対応して書き込み動作が行われるデータエリ
ヤ、上位ビツトが「01」の場合はＢ側の周波数調
整手段に対応して書き込み動作が行なわれるデー
タエリヤ、「11」はアドレス指定釦M1〜Moが操
作され、読み出し先未定のデータエリヤを示す。
図中符号３３〜４０はオンスイツチで電源接・
断・送信時メータ切換、RFアンプスイツチ、RF
アツテネータオンオフ、スピーチプロセツサオン
オフ、ノイズブランカオンオフ、AGC時定数速
緩切換、送受信切換、VOXオペレーシヨンが割
付けられている。運用モード選択、AF利得ボリ
ユーム、RF利得ボリユーム、マイクゲインコン
トロール、ドライブコントロール、スケルチボリ
ユーム、ノイズブランカスレツシヨールドボリユ
ーム、IFシフトボリユーム、IFワイズボリユー
ム等の選択または量的制御を要するものは上記そ
れぞれのフアンクシヨンを選択する。リングカウ
ンタをフアクシヨン選択釦３０の押下により出力
されるパルスで駆動し、リングカウンタの数値に
より定められたパルス積算カウンタへフアクシヨ
ン用アツプ釦３１およびフアクシヨン用ダウン釦
３２により所望の数値を設定することで所定の制
御を行なえるようになつている。制御量はデイス
プレイエリヤ２２ｆで表示する。また、符号４１
はメータである。
上記実施例で、デイスプレイエリヤM′1，M′2，
M′3が「10」「50.420、0MHz」「01」「50.540、0M
Hz」、「00」「145.540、0MHz」とするとＡ側周波
数データ用桁レジスタ２４ａはアドレス１番の周
波数データ50.420、0MHzと一致し、調整動作を
応じてアドレス１番に書き込まれている周波数デ
ータは書き変えられる。アドレス指定釦M3を押
下するとデイスプレイエリヤM′3の表示は「11」
「145.540、0MHz」となる。アドレスレジスタ4.1
のアドレスデータは３となるがＡアドレスレジス
タ２９ａおよびＢアドレスレジスタ２９ｂのアド
レスデータはそれぞれ１と２で変化しない。桁指
定釦D′1〜D′9を押下するとデイスプレイエリヤ
M′2の上位ビツトは「00」、M′3は「01」に変化し
Ｂ側周波数データ用桁レジスタ２４ｂには周波数
データ145.540、0MHzが読み出される。Ｂアドレ
スレジスタ２９ｂのアドレスデータは２から３へ
変化する。
M′3が「10」「50.420、0MHz」「01」「50.540、0M
Hz」、「00」「145.540、0MHz」とするとＡ側周波
数データ用桁レジスタ２４ａはアドレス１番の周
波数データ50.420、0MHzと一致し、調整動作を
応じてアドレス１番に書き込まれている周波数デ
ータは書き変えられる。アドレス指定釦M3を押
下するとデイスプレイエリヤM′3の表示は「11」
「145.540、0MHz」となる。アドレスレジスタ4.1
のアドレスデータは３となるがＡアドレスレジス
タ２９ａおよびＢアドレスレジスタ２９ｂのアド
レスデータはそれぞれ１と２で変化しない。桁指
定釦D′1〜D′9を押下するとデイスプレイエリヤ
M′2の上位ビツトは「00」、M′3は「01」に変化し
Ｂ側周波数データ用桁レジスタ２４ｂには周波数
データ145.540、0MHzが読み出される。Ｂアドレ
スレジスタ２９ｂのアドレスデータは２から３へ
変化する。
Ａ側周波数データ用桁レジスタ２４ａとＢ側周
波数データ用桁レジスタ２４ｂの周波数データを
レバースしたいときはアドレス指定釦M1とM2お
よび桁指定釦D1〜D9，D′1〜D′9を操作する。操
作によりＡアドレスレジスタ２９ａとＢアドレス
レジスタ２９ｂのアドレスデータは取替えられ１
と２が２と１となる。
波数データ用桁レジスタ２４ｂの周波数データを
レバースしたいときはアドレス指定釦M1とM2お
よび桁指定釦D1〜D9，D′1〜D′9を操作する。操
作によりＡアドレスレジスタ２９ａとＢアドレス
レジスタ２９ｂのアドレスデータは取替えられ１
と２が２と１となる。
読み出した周波数データを変化させたくない場
合はＡ側桁指定用オア回路２５ａ、Ｂ側桁指定用
オア回路２５ｂとＡ側書き込み制御回路２７ａ、
Ｂ側書き込み制御回路２７ｂとの間の常閉接点を
有する書き込み禁止スイツチ４４を設ける。書き
込み禁止スイツチ４４を動作させると書き込みが
禁止され復旧すると、復旧後初めて操作されたＡ
側周波数データ桁レジスタ２４ａまたはＢ側周波
数データ桁レジスタ２４ｂ〜Ａアドレスレジスタ
２９ａまたはＢアドレスレジスタ２９ｂのアドレ
スから周波数データを読み出す。書き込み禁止ス
イツチ４４を用いるとクリヤフアイヤ動作が容易
となる。
合はＡ側桁指定用オア回路２５ａ、Ｂ側桁指定用
オア回路２５ｂとＡ側書き込み制御回路２７ａ、
Ｂ側書き込み制御回路２７ｂとの間の常閉接点を
有する書き込み禁止スイツチ４４を設ける。書き
込み禁止スイツチ４４を動作させると書き込みが
禁止され復旧すると、復旧後初めて操作されたＡ
側周波数データ桁レジスタ２４ａまたはＢ側周波
数データ桁レジスタ２４ｂ〜Ａアドレスレジスタ
２９ａまたはＢアドレスレジスタ２９ｂのアドレ
スから周波数データを読み出す。書き込み禁止ス
イツチ４４を用いるとクリヤフアイヤ動作が容易
となる。
上記実施例ではアドレス指定釦M1〜Moに対応
してデイスプレイエリヤM′1〜M′oを設けて書き
込み動作中の周波数データとアドレスデータのみ
表示するようにしてもよい。桁指定釦D′1〜D′9、
周波数選択用減算釦１９′ａ、周波数選択用減算
釦１９′ｂ等の操作部材を省略しＡ側、Ｂ側切換
スイツチで切換えるようにしてもよい。この場合
は操作性が若干低下する。
してデイスプレイエリヤM′1〜M′oを設けて書き
込み動作中の周波数データとアドレスデータのみ
表示するようにしてもよい。桁指定釦D′1〜D′9、
周波数選択用減算釦１９′ａ、周波数選択用減算
釦１９′ｂ等の操作部材を省略しＡ側、Ｂ側切換
スイツチで切換えるようにしてもよい。この場合
は操作性が若干低下する。
第１、第２、…、第ｎのアドレス指定釦を数字
釦とし、数字の組合せでアドレスを指定してもよ
い。アドレス指定手段にロータリスイツチを用い
ると操作の履歴が保存されるので誤操作の原因と
なる。周波数データ読み出し書き込み手段は布線
論理によらずプログラム論理で形成してもよい。
この場合書き込み、読み出しの動作シーケンスを
特に定める必要がない。
釦とし、数字の組合せでアドレスを指定してもよ
い。アドレス指定手段にロータリスイツチを用い
ると操作の履歴が保存されるので誤操作の原因と
なる。周波数データ読み出し書き込み手段は布線
論理によらずプログラム論理で形成してもよい。
この場合書き込み、読み出しの動作シーケンスを
特に定める必要がない。
本発明になる無線通信機は第１、第２の周波数
調整手段と、メモリのアドレスを指定するアドレ
ス指定手段と、周波数調整操作に応動して第１ま
たは第２の周波数調整手段とアドレス指定手段で
アドレス指定されたデータエリヤとの間で周波数
データの読み出し書き込みを行う周波数データ読
み出し書き込み手段とを具備した構成としてある
ため複数の周波数データから２つの周波数データ
を選出し、かつ、選出された周波数データを変更
して保存できる特長を有している。このため、メ
モリと送受信周波数に係わる論理構造が明確にな
り操作部材が削減でき、操作性が向上する効果が
ある。また、回路はレジスタ、オア回路等で形成
されているので既存の集積回路を用いることが可
能である等の利便がある。
調整手段と、メモリのアドレスを指定するアドレ
ス指定手段と、周波数調整操作に応動して第１ま
たは第２の周波数調整手段とアドレス指定手段で
アドレス指定されたデータエリヤとの間で周波数
データの読み出し書き込みを行う周波数データ読
み出し書き込み手段とを具備した構成としてある
ため複数の周波数データから２つの周波数データ
を選出し、かつ、選出された周波数データを変更
して保存できる特長を有している。このため、メ
モリと送受信周波数に係わる論理構造が明確にな
り操作部材が削減でき、操作性が向上する効果が
ある。また、回路はレジスタ、オア回路等で形成
されているので既存の集積回路を用いることが可
能である等の利便がある。
第１図は従来の無線通信機のブロツク図、第２
図は周波数調整回路のブロツク図、第３図は本発
明による無線通信機の一実施例を示すブロツク
図、第４図は第３図の操作パネルの正面図であ
る。 １……アンテナ、２……RFユニツト、３……
混合器、３ａ……中間周波回路、４……PLL回
路、５……基準信号発生器、６……位相比較器、
７……ローパスフイルタ、８……電圧制御発振
器、９……プログラマブルカウンタ、１０……デ
ータバス切換器、１１……分周比設定回路、１３
……操作パネル、１４……メモリ呼び出し電鍵、
１５……周波数調整ダイヤル、１５ａ……アツプ
釦、１５ｂ……ダウン釦、１６……プリセツト
釦、１７……メモリ選択ダイヤル、１７ａ……書
き込み釦、１８……メモリ、１９，１９ａ，１９
ｂ……周波数選択用減算釦、２０，２０ａ，２０
ｂ……周波数選択用加算釦、２１……キーボー
ド、２２……デイスプレイ、２４ａ……Ａ側周波
数データ用桁レジスタ、２４ｂ……Ｂ側周波数デ
ータ用桁レジスタ、２５ａ……Ａ側桁指定用オア
回路、２５ｂ……Ｂ側桁指定用オア回路、２６ａ
……Ａ側読み出し制御回路、２６ｂ……Ｂ側読み
出し制御回路、２７ａ……Ａ側書き込み制御回
路、２７ｂ……Ｂ側書き込み制御回路、２８ａ…
…Ａアドレススイツチ、２８ｂ……Ｂアドレスス
イツチ、２９ａ……Ａアドレスレジスタ、２９ｂ
……Ｂアドレスレジスタ、３０……フアクシヨン
選択釦、３１……フアクシヨン用アツプ釦、３２
……フアクシヨン用ダウン釦、３３〜４０……オ
ンオフスイツチ、４１……アドレスレジスタ、４
２……アドレス指定用オア回路、４３……フリツ
プフロツプ回路、４４……書き込み禁止釦、D1
〜D9，D′1〜D′9……桁指定釦、M1〜M2……アド
レス指定釦、S1〜S9，S′1〜S′9……桁指定スイツ
チ、Q1〜Q9……桁用レジスタ。
図は周波数調整回路のブロツク図、第３図は本発
明による無線通信機の一実施例を示すブロツク
図、第４図は第３図の操作パネルの正面図であ
る。 １……アンテナ、２……RFユニツト、３……
混合器、３ａ……中間周波回路、４……PLL回
路、５……基準信号発生器、６……位相比較器、
７……ローパスフイルタ、８……電圧制御発振
器、９……プログラマブルカウンタ、１０……デ
ータバス切換器、１１……分周比設定回路、１３
……操作パネル、１４……メモリ呼び出し電鍵、
１５……周波数調整ダイヤル、１５ａ……アツプ
釦、１５ｂ……ダウン釦、１６……プリセツト
釦、１７……メモリ選択ダイヤル、１７ａ……書
き込み釦、１８……メモリ、１９，１９ａ，１９
ｂ……周波数選択用減算釦、２０，２０ａ，２０
ｂ……周波数選択用加算釦、２１……キーボー
ド、２２……デイスプレイ、２４ａ……Ａ側周波
数データ用桁レジスタ、２４ｂ……Ｂ側周波数デ
ータ用桁レジスタ、２５ａ……Ａ側桁指定用オア
回路、２５ｂ……Ｂ側桁指定用オア回路、２６ａ
……Ａ側読み出し制御回路、２６ｂ……Ｂ側読み
出し制御回路、２７ａ……Ａ側書き込み制御回
路、２７ｂ……Ｂ側書き込み制御回路、２８ａ…
…Ａアドレススイツチ、２８ｂ……Ｂアドレスス
イツチ、２９ａ……Ａアドレスレジスタ、２９ｂ
……Ｂアドレスレジスタ、３０……フアクシヨン
選択釦、３１……フアクシヨン用アツプ釦、３２
……フアクシヨン用ダウン釦、３３〜４０……オ
ンオフスイツチ、４１……アドレスレジスタ、４
２……アドレス指定用オア回路、４３……フリツ
プフロツプ回路、４４……書き込み禁止釦、D1
〜D9，D′1〜D′9……桁指定釦、M1〜M2……アド
レス指定釦、S1〜S9，S′1〜S′9……桁指定スイツ
チ、Q1〜Q9……桁用レジスタ。
Claims (1)
- １ 加算減算に応じて桁上げ桁下げされる第１
位、第２位、…、第ｎ位の桁用レジスタ、第１
位、第２位、…、第ｎ位の桁用レジスタへ加減算
パルスを出力する加減算パルス送出手段、および
加減算パルス送出手段から出力される加減算パル
スにより計数を行う桁を指定する桁指定手段から
なる周波数調整手段と、上記周波数調整手段から
出力される分周情報に応じた運用周波数を定める
プログラマブルカウンタを有するPLL回路と、
上記運用周波数に係わる周波数データを記憶する
メモリと、を具備した無線通信機において、第
１、第２の周波数調整手段を設け、上記メモリの
アドレスを指定する第１、第２、…、第ｎのアド
レス指定釦と、周波数調整操作に応動して第１ま
たは第２の周波数調整手段と第１、第２、…、第
ｎのアドレス指定釦でアドレス指定されたデータ
エリヤとの間で周波数データの読み出し書き込み
を行なう周波数データ読み出し書き込み手段と、
を具備し第１、第２の周波数調整手段に係わる周
波数データにより送受信周波数を生成するよう構
成したことを特徴とする無線通信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19849383A JPS6090433A (ja) | 1983-10-24 | 1983-10-24 | 無線通信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19849383A JPS6090433A (ja) | 1983-10-24 | 1983-10-24 | 無線通信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6090433A JPS6090433A (ja) | 1985-05-21 |
| JPH0220181B2 true JPH0220181B2 (ja) | 1990-05-08 |
Family
ID=16392034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19849383A Granted JPS6090433A (ja) | 1983-10-24 | 1983-10-24 | 無線通信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6090433A (ja) |
-
1983
- 1983-10-24 JP JP19849383A patent/JPS6090433A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6090433A (ja) | 1985-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4315332A (en) | Electronic timepiece radio | |
| US4403344A (en) | Receiver having program reserving function | |
| US4220922A (en) | Preset tuner | |
| JPH0220181B2 (ja) | ||
| US4306309A (en) | Memory control circuit for a television receiver | |
| JPH07212266A (ja) | シンセサイザ受信機 | |
| JPH0118612B2 (ja) | ||
| US4232395A (en) | Multiband radio receiver with electronic preset tuning system | |
| JPS6234178B2 (ja) | ||
| JPH0223096B2 (ja) | ||
| JPH0118611B2 (ja) | ||
| US20040100873A1 (en) | Apparatus and method for adjusting time in a terminal with built-in analog watch | |
| JPH0120571B2 (ja) | ||
| JP3444708B2 (ja) | メモリ回路への書き込み／消去用キーのデコーダ装置 | |
| JPH0526834Y2 (ja) | ||
| JPH0746782B2 (ja) | 受信機 | |
| JPS59221039A (ja) | 無線通信機 | |
| JPS6138293Y2 (ja) | ||
| JPS5929387Y2 (ja) | 記憶装置 | |
| JPH07209450A (ja) | タイマ付き受信機 | |
| JPS6012355Y2 (ja) | シンセサイザ受信機 | |
| JPS59225624A (ja) | 無線通信機 | |
| JP3049903B2 (ja) | 選択呼び出し信号受信装置 | |
| JPS5912831Y2 (ja) | 時計付デイジタルチユ−ナ | |
| JPS58992Y2 (ja) | デイジタルチユ−ナ回路 |