JPS6012355Y2 - シンセサイザ受信機 - Google Patents
シンセサイザ受信機Info
- Publication number
- JPS6012355Y2 JPS6012355Y2 JP1976075599U JP7559976U JPS6012355Y2 JP S6012355 Y2 JPS6012355 Y2 JP S6012355Y2 JP 1976075599 U JP1976075599 U JP 1976075599U JP 7559976 U JP7559976 U JP 7559976U JP S6012355 Y2 JPS6012355 Y2 JP S6012355Y2
- Authority
- JP
- Japan
- Prior art keywords
- synthesizer
- clock
- information
- section
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electric Clocks (AREA)
- Calculators And Similar Devices (AREA)
- Input From Keyboards Or The Like (AREA)
- Circuits Of Receivers In General (AREA)
Description
【考案の詳細な説明】
この考案はシンセサイザ受信機に係り、特にその受信周
波数情報設定記憶部と時計情報設定記憶部とを共用可能
にしたものに関する。
波数情報設定記憶部と時計情報設定記憶部とを共用可能
にしたものに関する。
近時、デジタル周波数シンセサイザ方式の受信機が開発
されていると共に、この種音響機器にデジタル時計が内
蔵される傾向にある。
されていると共に、この種音響機器にデジタル時計が内
蔵される傾向にある。
しかるに、従来上述したシンセサイザ受信機の受信周波
数情報設定記憶部と時計情報設定記憶部を共用可能にし
て可及的に構成の簡易化を図ったものが実現されていな
かった。
数情報設定記憶部と時計情報設定記憶部を共用可能にし
て可及的に構成の簡易化を図ったものが実現されていな
かった。
そこで、この考案は以上のような点に鑑みてなされたも
ので、受信周波数情報設定記憶部と時計情報設定記憶部
とを共用可能にして可及的の構成の簡易化を図った極め
て良好なるシンセサイザ受信機を提供することを目的と
している。
ので、受信周波数情報設定記憶部と時計情報設定記憶部
とを共用可能にして可及的の構成の簡易化を図った極め
て良好なるシンセサイザ受信機を提供することを目的と
している。
以下図面を参照してこの考案の一実施例について詳細に
説明する。
説明する。
すなわち第１図において１１はキーボードであり、この
キーボード１１には受信周波数情報および時計情報設定
用として０〜９までの数字キーと、前記各情報のメモリ
用のストアキーおよびメモリされた情報を呼出すための
リコールキーと、マニュアル式に情報をキーインする場
合のモード切換用のマニュアルキーと、その他クリアキ
ー等の所定のキーが必要に応じて設けられている。
キーボード１１には受信周波数情報および時計情報設定
用として０〜９までの数字キーと、前記各情報のメモリ
用のストアキーおよびメモリされた情報を呼出すための
リコールキーと、マニュアル式に情報をキーインする場
合のモード切換用のマニュアルキーと、その他クリアキ
ー等の所定のキーが必要に応じて設けられている。
そしてこのキーボード１１の出力は各キーの選択操作に
対応した指令に基いて所定の機能として例えばメモリ書
込み・読出し機能等を営むようにＬＳＩで構成される制
御部１２に供給される。
対応した指令に基いて所定の機能として例えばメモリ書
込み・読出し機能等を営むようにＬＳＩで構成される制
御部１２に供給される。
ところでこの場合、制御部１２はデジタル周波数シンセ
サイザ方式の受信機におけるシンセサイザ部システムと
しての各機能（シンセサイザ機能以外に周波数メモリ機
能、同調可変機能、メモリ書込み・読出し機能、バンド
外れ検出機能、入出力回路機能を含む）とデジタル時計
機能とを共用する場合を想定しており、これらの機能を
営むために制御部１２としてはＭＯ３素子の非常に高い
入力インピーダンスを利用して入力容量等に電荷を一時
記憶して論理動作を行なう如くたいわゆるダイナミック
方式システムをとるＬＳＩで構成されているものとする
。
サイザ方式の受信機におけるシンセサイザ部システムと
しての各機能（シンセサイザ機能以外に周波数メモリ機
能、同調可変機能、メモリ書込み・読出し機能、バンド
外れ検出機能、入出力回路機能を含む）とデジタル時計
機能とを共用する場合を想定しており、これらの機能を
営むために制御部１２としてはＭＯ３素子の非常に高い
入力インピーダンスを利用して入力容量等に電荷を一時
記憶して論理動作を行なう如くたいわゆるダイナミック
方式システムをとるＬＳＩで構成されているものとする
。
すなわちダイナミックシステムによる複数のシフトレジ
スタにキーボード１１によって設定入力された受信周波
数情報を直列に多数記憶させてループ状にクロックパル
スでもって循環させておき、タイミングをとって書込み
・読出し桁のシフト等の操作が容易になせるように、受
信周波数情報の配置、情報の授受を行う位置および情報
の転送方法についての考慮が払われたものである。
スタにキーボード１１によって設定入力された受信周波
数情報を直列に多数記憶させてループ状にクロックパル
スでもって循環させておき、タイミングをとって書込み
・読出し桁のシフト等の操作が容易になせるように、受
信周波数情報の配置、情報の授受を行う位置および情報
の転送方法についての考慮が払われたものである。
そしてこのようなＬＳＩでなる制御部１２において、ダ
イナミックシフトレジスタの特定のレジスタを例えば分
単位を６帖、時単位を２碓のカウンタとすることにより
、レジスタの一部に時計情報を記憶可能としたデジタル
時計機能用のカウンタとすることができる。
イナミックシフトレジスタの特定のレジスタを例えば分
単位を６帖、時単位を２碓のカウンタとすることにより
、レジスタの一部に時計情報を記憶可能としたデジタル
時計機能用のカウンタとすることができる。
そこでキーボード１１を選択操作することによって、上
記シンセサイザ部システムとしての各機能出力を制御部
１２からシンセサイザ部１３に供給してシンセサイザ受
信機としての受信機能を奏することができると共に、表
示器１４に時計機能出力としてのセグメント選択信号お
よび桁選択信号を供給してやればデジタル時計機能を奏
することができるようになる。
記シンセサイザ部システムとしての各機能出力を制御部
１２からシンセサイザ部１３に供給してシンセサイザ受
信機としての受信機能を奏することができると共に、表
示器１４に時計機能出力としてのセグメント選択信号お
よび桁選択信号を供給してやればデジタル時計機能を奏
することができるようになる。
而してこのようにしてデジタル時計機能を奏するシンセ
サイザ受信機において、キーボード１１のマニュアルキ
ーによりマニュアルモードとして電卓式の如きキーイン
操作を数字キーによりなし、希望時刻を設定してからス
トアキーを押しつつ時計用レジスタ番地（例えばＯ番地
）に相当する数字キーを押すことにより、希望時刻が制
御部１２の時計用レジスタ（カウンタ）に立ちどころに
セットされてダイレクトアクセス式に時刻修正をなすこ
とが可能となり、時刻修正に要する時間を従来のものに
比し大幅に短縮することができる。
サイザ受信機において、キーボード１１のマニュアルキ
ーによりマニュアルモードとして電卓式の如きキーイン
操作を数字キーによりなし、希望時刻を設定してからス
トアキーを押しつつ時計用レジスタ番地（例えばＯ番地
）に相当する数字キーを押すことにより、希望時刻が制
御部１２の時計用レジスタ（カウンタ）に立ちどころに
セットされてダイレクトアクセス式に時刻修正をなすこ
とが可能となり、時刻修正に要する時間を従来のものに
比し大幅に短縮することができる。
第２図は以上の実施例をより具体化して示すもので、タ
イミングパルス発生器２１は入力クロックパルスにより
駆動されて、後述する制御部２２のダイナミックシフト
レジスタ２３内のデジタル情報を循環させるためのデー
タ書込み・読出しクロックと１ワード４ビツトのビット
パルスおよび４ワードで１デジツトを構成してそれぞれ
キーボード２４に供給される４桁の桁選択信号を生皮し
ている。
イミングパルス発生器２１は入力クロックパルスにより
駆動されて、後述する制御部２２のダイナミックシフト
レジスタ２３内のデジタル情報を循環させるためのデー
タ書込み・読出しクロックと１ワード４ビツトのビット
パルスおよび４ワードで１デジツトを構成してそれぞれ
キーボード２４に供給される４桁の桁選択信号を生皮し
ている。
ここで制御部２２のダイナミックシフトレジスタ２３は
第１および第２のシフトレジスタ２３１．２３２を循環
接続してなり、デジタル時計機能を奏するために特定の
アドレス（０番地が都合がよい）のみについて分の桁が
６噛および時の桁が２碓になるように桁上検出器２５を
前述したタイミングパルスによって制御するもので、こ
れにより加算器２６に加算パルスを供給して上位桁に桁
上げし、且つクリヤ回路２７としてのＦＥＴにクリヤ信
号を供給してオンせしめることに当該桁を０にクリヤす
る。
第１および第２のシフトレジスタ２３１．２３２を循環
接続してなり、デジタル時計機能を奏するために特定の
アドレス（０番地が都合がよい）のみについて分の桁が
６噛および時の桁が２碓になるように桁上検出器２５を
前述したタイミングパルスによって制御するもので、こ
れにより加算器２６に加算パルスを供給して上位桁に桁
上げし、且つクリヤ回路２７としてのＦＥＴにクリヤ信
号を供給してオンせしめることに当該桁を０にクリヤす
る。
また制御部２２はこの他にラッチ回路２８、メモリ回路
２９、リフレッシュ回路３０、転送回路３１．１ビツト
シフトレジスタ４０および入力回路３２を要し、入力回
路３２にキーボード２４からの出力が供給されると共に
、ラッチ回路２８から４ビツトスライス出力がこの場合
図示しない受信機シンセサイザ部や表示器用デコーダに
供給されるようになされている。
２９、リフレッシュ回路３０、転送回路３１．１ビツト
シフトレジスタ４０および入力回路３２を要し、入力回
路３２にキーボード２４からの出力が供給されると共に
、ラッチ回路２８から４ビツトスライス出力がこの場合
図示しない受信機シンセサイザ部や表示器用デコーダに
供給されるようになされている。
すなわち、以上の如き第２図によるシンセサイザ受信機
は受信周波数情報および時計情報の書込み・読出しを選
択的に可能とする複数のキーを有してなるキーボード２
４と、このキーボード２４からの指令に基いて前記受信
周波数情報を循環記憶可能に且つ前記時計情報を特定ア
ドレスに記憶可能とするループ状に直列に接続された複
数のシフトレジスタ２３１，２３２に対し前記各情報の
選択的な書込み・読出し制御をなすもので、デジタル周
波数シンセサイザ方式の受信機におけるシンセサイザ部
システムとしての各機能およびデジタル時計機能とに共
用される制御部２２と、この制御部２２からのシンセサ
イザ部システムとしての各機能出力が供給されるシンセ
サイザ部１３（第１図参照）と、前記制御部からの時計
機能出力が供給される表示部１４（第１図参照）とを具
備し、前記ループ状に直列に接続された複数のシフトレ
ジスタ２３１，２３２を前記受信周波数情報の記憶部お
よび前記時計情報の記憶部とに共用する如く構成したこ
とを特徴としている。
は受信周波数情報および時計情報の書込み・読出しを選
択的に可能とする複数のキーを有してなるキーボード２
４と、このキーボード２４からの指令に基いて前記受信
周波数情報を循環記憶可能に且つ前記時計情報を特定ア
ドレスに記憶可能とするループ状に直列に接続された複
数のシフトレジスタ２３１，２３２に対し前記各情報の
選択的な書込み・読出し制御をなすもので、デジタル周
波数シンセサイザ方式の受信機におけるシンセサイザ部
システムとしての各機能およびデジタル時計機能とに共
用される制御部２２と、この制御部２２からのシンセサ
イザ部システムとしての各機能出力が供給されるシンセ
サイザ部１３（第１図参照）と、前記制御部からの時計
機能出力が供給される表示部１４（第１図参照）とを具
備し、前記ループ状に直列に接続された複数のシフトレ
ジスタ２３１，２３２を前記受信周波数情報の記憶部お
よび前記時計情報の記憶部とに共用する如く構成したこ
とを特徴としている。
而してデジタル時計機能のうちのグイレクトアクセス機
能による時刻修正作用について説明すると、この場合当
然マニュアルモードとなされておりキーボード２４から
の入力数値は制御部２２のメモリ回路２９にメモリされ
ているものとする。
能による時刻修正作用について説明すると、この場合当
然マニュアルモードとなされておりキーボード２４から
の入力数値は制御部２２のメモリ回路２９にメモリされ
ているものとする。
そこでこのセット状態からキーボード２４のストアキー
を押すと制御部２２のメモリ回路２９の作用によりダイ
ナミックシフトレジスタ２３のうちのアドレス０のレジ
スタすなわち時計用カウンタにダイレクトに希望時刻と
しての入力数値が入って、ダイレクトアクセス機能によ
る時刻修正がなされるものである。
を押すと制御部２２のメモリ回路２９の作用によりダイ
ナミックシフトレジスタ２３のうちのアドレス０のレジ
スタすなわち時計用カウンタにダイレクトに希望時刻と
しての入力数値が入って、ダイレクトアクセス機能によ
る時刻修正がなされるものである。
従って、以上詳述したようにこの考案によれば、受信周
波数情報設定記憶部と時計情報設定記憶部とを共用可能
として可及的に構成の簡易化を図った極めて良好なるシ
ンセサイザ受信機を提供することが可能となる。
波数情報設定記憶部と時計情報設定記憶部とを共用可能
として可及的に構成の簡易化を図った極めて良好なるシ
ンセサイザ受信機を提供することが可能となる。
第１図はこの考案に係るシンセサイザ受信機の一実施例
を示す構成国、第２図は第１図の具体例を示す要部の構
成国である。 １１．２４・・・・・・キーボード、１２．２２・・・
・・・制御部、１３・・・・・・シンセサイザ部、１４
・・・・・・表示！、２３１ 、２３２−−−−−−シ
フトレジスタ。
を示す構成国、第２図は第１図の具体例を示す要部の構
成国である。 １１．２４・・・・・・キーボード、１２．２２・・・
・・・制御部、１３・・・・・・シンセサイザ部、１４
・・・・・・表示！、２３１ 、２３２−−−−−−シ
フトレジスタ。
Claims (1)
- 受信周波数情報および時計情報の書込み・読出しを選択
的に可能とする複数のキーを有してなるキーボードと、
このキーボードからの指令に基いて前受信周波数情報を
循環記憶可能に且つ前記時計情報を特定アドレスに記憶
可能とするループ状に直列に接続された複数のシフトレ
ジスタに対シ前記各情報の選択的な書込み・読出し制御
をなすもので、デジタル周波数シンセサイザ方式の受信
機におけるシンセサイザ部システムとしての各機能およ
びデジタル時計機能とに共用される制御部と、この制御
部からのシンセサイザ部システムとしての各機能出力が
供給されるシンセサイザ部と、前記制御部からの時計機
能出力が供給される表示部とを具備し、前記ループ状に
直列に接続された複数のシフトレジスタを前記受信周波
数情報の記憶部および前記時計情報の記憶部とに共用し
たことを特徴とするシンセサイザ受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1976075599U JPS6012355Y2 (ja) | 1976-06-10 | 1976-06-10 | シンセサイザ受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1976075599U JPS6012355Y2 (ja) | 1976-06-10 | 1976-06-10 | シンセサイザ受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52166570U JPS52166570U (ja) | 1977-12-16 |
| JPS6012355Y2 true JPS6012355Y2 (ja) | 1985-04-22 |
Family
ID=28549820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1976075599U Expired JPS6012355Y2 (ja) | 1976-06-10 | 1976-06-10 | シンセサイザ受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6012355Y2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4861174A (ja) * | 1971-11-30 | 1973-08-27 | ||
| JPS4944646A (ja) * | 1972-06-02 | 1974-04-26 | ||
| JPS4989576A (ja) * | 1972-12-26 | 1974-08-27 | ||
| JPS49131336A (ja) * | 1973-04-18 | 1974-12-17 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4884276U (ja) * | 1972-01-13 | 1973-10-13 |
-
1976
- 1976-06-10 JP JP1976075599U patent/JPS6012355Y2/ja not_active Expired
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4861174A (ja) * | 1971-11-30 | 1973-08-27 | ||
| JPS4944646A (ja) * | 1972-06-02 | 1974-04-26 | ||
| JPS4989576A (ja) * | 1972-12-26 | 1974-08-27 | ||
| JPS49131336A (ja) * | 1973-04-18 | 1974-12-17 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52166570U (ja) | 1977-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0479932B1 (en) | Frequency synthesizer with an interface controller and buffer memory | |
| JPS6234287B2 (ja) | ||
| GB1567052A (en) | Tuning circuits for communications receiving apparatus | |
| US3942171A (en) | Scanning system for digital-analog converter | |
| JPS6012355Y2 (ja) | シンセサイザ受信機 | |
| US4119957A (en) | Digital display for cooking time and power of electric cooking device | |
| JPS625492B2 (ja) | ||
| US4298851A (en) | Presettable tuning apparatus | |
| US4320529A (en) | Frequency counting apparatus | |
| US3327062A (en) | Multiplex delay line time compressor | |
| JP3154098B2 (ja) | メモリ素子のリフレッシュ回路 | |
| US4253175A (en) | Time data processing circuit for electronic timepiece | |
| US4267587A (en) | Electronic timepiece circuit | |
| US4245337A (en) | Digital watch | |
| US5003492A (en) | Display apparatus having data reset arrangement for fast changing of digital display | |
| JPS6123878Y2 (ja) | ||
| JPS637489B2 (ja) | ||
| JPS6157600B2 (ja) | ||
| SU612406A1 (ru) | Устройство опроса телеметрических каналов | |
| JPS5938745Y2 (ja) | 周波数設定装置 | |
| JPS6247271B2 (ja) | ||
| SU972591A1 (ru) | Оперативное запоминающее устройство | |
| JPS6134111B2 (ja) | ||
| JPH0450664Y2 (ja) | ||
| JPS6090433A (ja) | 無線通信機 |