JPH0219907Y2 - - Google Patents

Info

Publication number
JPH0219907Y2
JPH0219907Y2 JP49682U JP49682U JPH0219907Y2 JP H0219907 Y2 JPH0219907 Y2 JP H0219907Y2 JP 49682 U JP49682 U JP 49682U JP 49682 U JP49682 U JP 49682U JP H0219907 Y2 JPH0219907 Y2 JP H0219907Y2
Authority
JP
Japan
Prior art keywords
circuit
cable
potential
voltage meter
common connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP49682U
Other languages
English (en)
Other versions
JPS58105698U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP49682U priority Critical patent/JPS58105698U/ja
Publication of JPS58105698U publication Critical patent/JPS58105698U/ja
Application granted granted Critical
Publication of JPH0219907Y2 publication Critical patent/JPH0219907Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)

Description

【考案の詳細な説明】 〔考案の属する技術分野〕 本考案は1個の端子に時系列的に与えられる信
号を複数のメータに分配して表示する装置に関す
る。特に、大規模の制御装置や測定装置で、制御
パネル面に多数のメータを配置し、このメータに
信号を分配する装置として適する装置の改良に関
する。
〔従来技術の説明〕
発電所、溶鉱炉その他の大規模なプラントで
は、制御室の制御パネル面に多数のメータが配置
され、例えば情報処理装置から時系列的に出力さ
れるデジタル信号をアナログ信号に変換し、これ
を各メータに表示するメータ駆動装置が用いられ
る。
第1図はこのための従来例装置のブロツク構成
図である。情報処理装置から与えられるデジタル
信号は、レジスタ2に蓄積され、タイミング回路
3の送出するタイミング信号に従つて、DA変換
器4によりアナログ信号に変換される。このアナ
ログ信号出力は、分配回路5の1個の入力端子に
与えられ、これがタイミング回路3の送出するタ
イミング信号に同期して、分配回路5のn個の出
力に順次分配される。
この分配回路5の各出力には、コンデンサ
(C1〜Co)およびバツフア増幅器(A1〜Ao)を
含む保持回路6が接続され、この保持回路6の各
出力はそれぞれ一対のケーブル7を介してパネル
に配置された電圧メータ8に導かれる。
このような従来例装置では、保持回路6のバツ
フア増幅器の出力インピーダンスが十分に低くと
も、ケーブル7が長くなるとこのケーブル7で電
圧降下が生じて、メータ表示に誤差が生じる。こ
の誤差は、メータ8に流れる電流をi、ケーブル
7の一本の抵抗をrとすると、 2ir となる。この誤差を小さくするためには、ケーブ
ル7を太くする、ケーブル7の長さを短くする、
あるいはメータ8の電流規格を小さくする等が必
要であり、装置全体が高価になるとともに設計の
自由度が小さくなる。
〔考案の目的〕
本考案は、ケーブルにより生じる誤差を補償し
て、メータ表示誤差を小さくするとともに、ケー
ブルの数を減少させて装置を経済化することを目
的とする。
〔考案の要点〕
本考案はメータ端子の一端が各メータについて
その近傍で共通に結線され、この共通に結線され
た点の電位を導く電圧ケーブルを設け、このケー
ブルにより導かれた電位により分配回路の入力端
子に与えるアナログ信号を補正する補正回路を備
えたことを特徴とする。
〔実施例による説明〕
第2図は本考案実施例装置のブロツク構成図で
ある。これを上述の従来例装置と比べると、従来
例装置では各メータ8について各1対のケーブル
7が設けられていたが、これをメータ8の一端は
メータ近傍で各メータ8について共通に共通結線
9に接続し、ケーブル7′を各メータ8について
一本のケーブルとする。また、この共通結線9の
電位を保持回路6に接続する一本の電流ケーブル
10を設け、この他に、共通結線9の電位を一本
の電圧ケーブル11により、分配回路5の入力側
に導くように構成する。
この入力側には、加算回路12と増幅器13と
を含む補正回路を設け、分配回路5の入力端子に
与えるアナログ信号に、ケーブル11により導か
れた共通結線9の電位を加算することにより補正
を加える。この補正についてさらに詳しく説明す
ると、ケーブル7′、10および11について、
全て第1図の例と同様に一本の抵抗値がrである
とし、各メータ8に流れる電流の平均的な値をi
とすれば、ケーブル7′により生じる電圧降下分
V1は V1=i・r であり、ケーブル10により生じる電圧降下分、
すなわち、共通結線9の接地に対する電位VSは VS=n・i・r である。DA変換器4の出力電圧をVDとすれば各
メータ8の端子電圧は VD+VS−i・r−n・i・r=VD−i・r となり、ケーブル7′により生じる電圧降下分
i・rのみが誤差となる。
これは従来例回路の誤差2irの半分であり、同
一の規格で同種のケーブルを用いれば、ケーブル
の長さを2倍まで延ばすことができる。本考案装
置ではケーブル7′は一本でよいので、ケーブル
を経済化することができる。対ケーブルが配線さ
れているときには、これを並列に使用して、誤差
を小さくすることもできる。
第3図は本考案の別の実施例の部分回路図であ
る。これはDA変換器4が電流出力形であると
き、補正回路14を差動形で構成したものであ
り、実質的にケーブル11で導かれる共通結線9
の電位が、分配回路5の入力端子電圧に加算され
る。
この他補正回路14については、その入力およ
び出力の性質によりさまざまな構成が可能であ
り、これらによつても同様に本考案を実施するこ
とができる。
〔効果の説明〕
以上説明したように、本考案によれば、n個の
メータに対して従来2n本を必要としたケーブル
の本数が n+2 になり、経済化される。また、ケーブルにより発
生した電圧降下誤差は、従来装置の半分になり、
誤差が小さくなる。本考案を実施することにより
生じる余裕は、表示精度を向上することに当てる
か、ケーブル長の制限を緩和する等の装置設計の
自由度向上に当てるか、あるいはケーブルを経済
化してコストを低下させるかは、設計上自由に選
択することができる。
【図面の簡単な説明】
第1図は従来例装置のブロツク構成図。第2図
は本考案実施例のブロツク構成図。第3図は本考
案の別の実施例についての部分回路構成図。 5……分配回路、6……保持回路、8……電圧
メータ、9……共通結線、11……電圧ケーブ
ル、14……補正回路。

Claims (1)

  1. 【実用新案登録請求の範囲】 (1) 1個の入力端子に与えられるアナログ信号を
    複数n個の出力端子に順次分配する分配回路
    と、この出力端子の各各に接続された複数n個
    の保持回路とを備え、この保持回路の各出力が
    それぞれ複数n個の電圧メータ端子に接続され
    るように構成された電圧メータ駆動装置におい
    て、 上記電圧メータ端子の一端が各電圧メータに
    ついてその電圧メータの近傍で共通結線に接続
    され、 この共通結線の電位を導く電圧ケーブルと、
    このケーブルにより導かれた共通結線の電位に
    より上記分配回路の入力端子に与えるアナログ
    信号を補正する補正回路とを備えたことを特徴
    とする電圧メータ駆動装置。 (2) 補正回路は、共通結線の電位をこのアナログ
    信号に加算する回路を含む実用新案登録請求の
    範囲第(1)項に記載の電圧メータ駆動装置。 (3) 補正回路は、アナログ信号が電流入力形であ
    るとき、共通結線の電位をこのアナログ信号に
    より生じる電位に減算する回路を含む実用新案
    登録請求の範囲第(2)項に記載の電圧メータ駆動
    装置。
JP49682U 1982-01-05 1982-01-05 電圧メ−タ駆動装置 Granted JPS58105698U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP49682U JPS58105698U (ja) 1982-01-05 1982-01-05 電圧メ−タ駆動装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP49682U JPS58105698U (ja) 1982-01-05 1982-01-05 電圧メ−タ駆動装置

Publications (2)

Publication Number Publication Date
JPS58105698U JPS58105698U (ja) 1983-07-18
JPH0219907Y2 true JPH0219907Y2 (ja) 1990-05-31

Family

ID=30013567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP49682U Granted JPS58105698U (ja) 1982-01-05 1982-01-05 電圧メ−タ駆動装置

Country Status (1)

Country Link
JP (1) JPS58105698U (ja)

Also Published As

Publication number Publication date
JPS58105698U (ja) 1983-07-18

Similar Documents

Publication Publication Date Title
SE8400911L (sv) Krets for alstring av en signal representerande tidsintegrerade produkten av tva insignaler
EP0212247A3 (de) Messanordnung mit einer Vielzahl von Messeinheiten
JPH0219907Y2 (ja)
JPS58131841A (ja) デ−タ伝送装置
CN220207745U (zh) 一种高精度全自动电阻测量电路
JPS63273072A (ja) プラグインユニット識別方式
JPH0611509Y2 (ja) マトリツクススイツチ回路
SU1018026A1 (ru) Измерительный мост посто нного тока
JPH0131931Y2 (ja)
JPH03162677A (ja) オシロスコープ用プローブ
JP2925443B2 (ja) 電子式計測器
SU1720029A1 (ru) Двухполюсна многовыводна мера электрического сопротивлени
KR19980082915A (ko) 오프셋 평가 회로 및 그의 방법
JPS6333176Y2 (ja)
JPS6243341Y2 (ja)
JPH01231432A (ja) デジタルアナログ変換器
SU746868A1 (ru) Генератор кабелеискател
SU1287190A1 (ru) Масштабный дифференциальный усилитель
SU1177775A1 (ru) Способ определени места повреждени изол ции кабел
GB2203843A (en) Means for amplifying timed electrical measuring signals
SU1504791A1 (ru) Высокоомный имитатор электрического сопротивлени
SU448831A1 (ru) Способ преобразовани параметров сложных электрических цепей в унифицированные сигналы
JPH0129586Y2 (ja)
JPS6246212Y2 (ja)
SU613399A1 (ru) Шифратор дл трансформаторного посто нного запоминающего устройства