JPH02197252A - 電圧スパイクからのパワーコンバータの保護回路 - Google Patents
電圧スパイクからのパワーコンバータの保護回路Info
- Publication number
- JPH02197252A JPH02197252A JP1310500A JP31050089A JPH02197252A JP H02197252 A JPH02197252 A JP H02197252A JP 1310500 A JP1310500 A JP 1310500A JP 31050089 A JP31050089 A JP 31050089A JP H02197252 A JPH02197252 A JP H02197252A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- analog switch
- spike
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001681 protective effect Effects 0.000 claims abstract description 3
- 230000015556 catabolic process Effects 0.000 claims description 7
- 230000001419 dependent effect Effects 0.000 claims description 4
- 230000001747 exhibiting effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 8
- 230000001052 transient effect Effects 0.000 description 4
- 230000001629 suppression Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000021715 photosynthesis, light harvesting Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1582—Buck-boost converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、スイッチングモードで動作する電力変換回路
に関し、より詳細には電力サブライレール上で起こるこ
とのある電圧スパイクから半導体素子を保護するための
回路配置に関する。
に関し、より詳細には電力サブライレール上で起こるこ
とのある電圧スパイクから半導体素子を保護するための
回路配置に関する。
（従来技術とその問題点）
スイッチングモードで動作し整流器及びローパスフィル
タを通して直接又は間接に電力分配ネ・ノドワークに接
続された電力回路において頻発する問題点は、電力サプ
ライネットワーク上で起こることのある過渡電圧ピーク
つまり「スパイク」から回路を保護することである。
タを通して直接又は間接に電力分配ネ・ノドワークに接
続された電力回路において頻発する問題点は、電力サプ
ライネットワーク上で起こることのある過渡電圧ピーク
つまり「スパイク」から回路を保護することである。
広く使用される技術によると、ツェナー型電気特性を有
しスパイクのエネルギを吸収でき、従って保護されるべ
き回路から「見える」最大電圧を制限する保護素子が使
用される。これらの保護素子は、当業者に周知なように
、電圧依存抵抗、アバランシェダイオード、ツェナーダ
イオード、又は類似の挙動を有する例えばいわゆるトラ
ンシル（ＴＲＡＮＳＩＬ） 構造（トランシルはトムソ
ン・カンパニーにより使用される商品名である）のよう
な特殊な集積構造であることができる。
しスパイクのエネルギを吸収でき、従って保護されるべ
き回路から「見える」最大電圧を制限する保護素子が使
用される。これらの保護素子は、当業者に周知なように
、電圧依存抵抗、アバランシェダイオード、ツェナーダ
イオード、又は類似の挙動を有する例えばいわゆるトラ
ンシル（ＴＲＡＮＳＩＬ） 構造（トランシルはトムソ
ン・カンパニーにより使用される商品名である）のよう
な特殊な集積構造であることができる。
電力サブライネットワークに直接接続された回路の典型
的な例はいわゆるフライバンク（ＦＬＹＢＡＣＫ）コン
バータであり、その回路ダイアダラムが第１図に示され
ている。回路の通常の動作の間における２個のアナログ
スイッチを機能的に示す２個のトランジスタＭ１及びＭ
２は、ある周波数及びある「衝撃係数」で相互にオン及
びオフとなる「インフェーズ」駆動される。図示の回路
の場合には実質的に一致するシグナル（Ｐｈ １ ＝Ｐ
ｈ ２ ）であるそれぞれＰｈｉ及びＰｈ２の２個の駆
動シグナルは、第１図に示されたコンバータの場合には
、回路のパルス幅変調（ＰＷＭ）コントロールループの
ためのエラーシグナルを発生するために、回路の出力電
圧ＶＯのシグナルレプリカを予め設定された参照電圧と
比較するコンパレータ手段を含む、フィードバックネッ
トワークを利用する当業者に周知な技術に従ってＰＷＭ
コントロール回路により発生する。前記２個の駆動シグ
ナルの「衝撃係数」はコントロールされた出力電圧Ｖｏ
を決定する。
的な例はいわゆるフライバンク（ＦＬＹＢＡＣＫ）コン
バータであり、その回路ダイアダラムが第１図に示され
ている。回路の通常の動作の間における２個のアナログ
スイッチを機能的に示す２個のトランジスタＭ１及びＭ
２は、ある周波数及びある「衝撃係数」で相互にオン及
びオフとなる「インフェーズ」駆動される。図示の回路
の場合には実質的に一致するシグナル（Ｐｈ １ ＝Ｐ
ｈ ２ ）であるそれぞれＰｈｉ及びＰｈ２の２個の駆
動シグナルは、第１図に示されたコンバータの場合には
、回路のパルス幅変調（ＰＷＭ）コントロールループの
ためのエラーシグナルを発生するために、回路の出力電
圧ＶＯのシグナルレプリカを予め設定された参照電圧と
比較するコンパレータ手段を含む、フィードバックネッ
トワークを利用する当業者に周知な技術に従ってＰＷＭ
コントロール回路により発生する。前記２個の駆動シグ
ナルの「衝撃係数」はコントロールされた出力電圧Ｖｏ
を決定する。
通常の動作条件の際、トランジスタＭ１はオフピリオド
の間、整流されたサプライ電圧Ｖｉｎにほぼ等しい最大
電圧にされ、一方トランジスタＭ２は出ツノ電圧Ｖｏに
ほぼ等しい最大電圧にされる。
の間、整流されたサプライ電圧Ｖｉｎにほぼ等しい最大
電圧にされ、一方トランジスタＭ２は出ツノ電圧Ｖｏに
ほぼ等しい最大電圧にされる。
同様に循環ダイオードＤＩはＶｉｎにほぼ等しい逆電圧
にされ、−力出力ダイオードＤ２はＶｏにほぼ等しい逆
電圧にされる。スパイクが入力サブライレール（Ｖｉｎ
＋スパイク）上に存在すると、次の状態が生ずる。
にされ、−力出力ダイオードＤ２はＶｏにほぼ等しい逆
電圧にされる。スパイクが入力サブライレール（Ｖｉｎ
＋スパイク）上に存在すると、次の状態が生ずる。
ｆａ） 両トランジスタＭ１及びＭ２が通電すると、
ダイオードＤ１は全スパイク電圧にされ、スパイクに含
まれるエネルギは、１〜ランジスタＭ２を通゛して接地
されかつトランジスタＭ１を通して入力レールに接続さ
れているインダクタンスＬを流れる電流を顕著に増加さ
せる。この場合電流は全電圧とされるインダクタＬのイ
ンピーダンスのみにより制限され、多くの場合該インダ
クタＬのインピーダンスはコアの起こり得る飽和のため
極度に低くなることがあることを記イ、シすべきである
。
ダイオードＤ１は全スパイク電圧にされ、スパイクに含
まれるエネルギは、１〜ランジスタＭ２を通゛して接地
されかつトランジスタＭ１を通して入力レールに接続さ
れているインダクタンスＬを流れる電流を顕著に増加さ
せる。この場合電流は全電圧とされるインダクタＬのイ
ンピーダンスのみにより制限され、多くの場合該インダ
クタＬのインピーダンスはコアの起こり得る飽和のため
極度に低くなることがあることを記イ、シすべきである
。
Ｆｂｌ 両Ｉ・ランジスタＭ１及びＭ２が通電してい
ないと、トランジスタＭ１は全スパイク電圧にされ、一
方Ｉ−ランジスタＭ２は出力電圧ＶＯの値にほぼ等しい
通常の動作電圧に維持される。
ないと、トランジスタＭ１は全スパイク電圧にされ、一
方Ｉ−ランジスタＭ２は出力電圧ＶＯの値にほぼ等しい
通常の動作電圧に維持される。
第１図に示すように、サプライネットワーク上のスパイ
クの場合に回路から「見える」電圧及びエネルギを減少
させるために通常適用される解決法は、第１図に表され
ているように、コンバータの入力ターミナルを通して接
続されたツェナーダイオードＺｓによるスパイクのエネ
ルギの消散に耐えることのできる電圧制限素子を使用す
る。アバランシェダイオード、電圧依存抵抗、前述の通
り一定のブレークダウン電圧を示す電圧／電流特性を有
するトランシル又は他の集積構造のようなツェナーダイ
オードでなくても良いエネルギ消散素子Ｚｓは、保護さ
れるべき回路から見える最大電圧を、はぼ前記素子（Ｚ
ｓ）の固有のブレークダウンの値に制限する。この既知
の解決法は、実際にスパイクに伴う全エネルギの消散に
耐えることのできる電圧制限素子の使用を必要とすると
いう欠点を有している。
クの場合に回路から「見える」電圧及びエネルギを減少
させるために通常適用される解決法は、第１図に表され
ているように、コンバータの入力ターミナルを通して接
続されたツェナーダイオードＺｓによるスパイクのエネ
ルギの消散に耐えることのできる電圧制限素子を使用す
る。アバランシェダイオード、電圧依存抵抗、前述の通
り一定のブレークダウン電圧を示す電圧／電流特性を有
するトランシル又は他の集積構造のようなツェナーダイ
オードでなくても良いエネルギ消散素子Ｚｓは、保護さ
れるべき回路から見える最大電圧を、はぼ前記素子（Ｚ
ｓ）の固有のブレークダウンの値に制限する。この既知
の解決法は、実際にスパイクに伴う全エネルギの消散に
耐えることのできる電圧制限素子の使用を必要とすると
いう欠点を有している。
（発明の目的と概要）
コンバータが直接又は間接に接続されているサプライネ
ットワーク上で起こることのある電圧スパイクからコン
バータ回路を保護するための本発明の回路配置は、前記
スパイクに伴う全エネルギを消散できる電圧制限素子の
使用を必要としない。
ットワーク上で起こることのある電圧スパイクからコン
バータ回路を保護するための本発明の回路配置は、前記
スパイクに伴う全エネルギを消散できる電圧制限素子の
使用を必要としない。
より都合の良いことには、本発明の回路手段は、スパイ
クに伴っているエネルギを全部又は少なくとも部分的に
貯蔵するために、保護されるべきコンバータ回路の同し
りアクティブな素子（Ｌ又はＬ＋Ｃ）を開発することに
より保護を確実にし、このエネルギは次いで、従来技術
の配置の場合にそうであるように電圧制限消散素子上に
完全にそれを消散させることなく、コンバータ回路の負
荷で利用することができる。
クに伴っているエネルギを全部又は少なくとも部分的に
貯蔵するために、保護されるべきコンバータ回路の同し
りアクティブな素子（Ｌ又はＬ＋Ｃ）を開発することに
より保護を確実にし、このエネルギは次いで、従来技術
の配置の場合にそうであるように電圧制限消散素子上に
完全にそれを消散させることなく、コンバータ回路の負
荷で利用することができる。
従って、本発明は、
インダクタンス、該インダクタンスのターミナルと電力
分配レール間に前記インダクタンスと実質的に直列に接
続された第１のアナログスイッチ、前記インダクタンス
の他のターミナルとコンバー夕回路の共通ポテンシャル
ノード間に接続された第２のアナログスイッチを含んで
成り、スイッチングモードで動作し、前記アナログスイ
ッチがパルス幅変ｉ１Ｍ（ＰＷＭ）コントロール回路に
より発生する、通常は一致する第１及び第２の駆動シグ
ナルによりそれぞれ駆動される電力コンバータ回路であ
って、 第１のアナログスイッチと並列にかつ機能的に接続され
た電圧制限素子、 前記サプライネットワーク上の電圧スパイクの存在下に
論理シグナルを発生できる少なくとも１個のスパイクセ
ンサ、 前記スパイクセンサが前記論理シグナルを発生するとき
に、前記第１のアナログスパイクを開き前記第２のアナ
ログスイッチを閉じることのできる前記第１及び第２の
アナログスイッチの論理駆動手段を含んで成る前記電力
サブライネットワーク上に生ずるスパイクからコンバー
タ回路を保護するための回路配置である。
分配レール間に前記インダクタンスと実質的に直列に接
続された第１のアナログスイッチ、前記インダクタンス
の他のターミナルとコンバー夕回路の共通ポテンシャル
ノード間に接続された第２のアナログスイッチを含んで
成り、スイッチングモードで動作し、前記アナログスイ
ッチがパルス幅変ｉ１Ｍ（ＰＷＭ）コントロール回路に
より発生する、通常は一致する第１及び第２の駆動シグ
ナルによりそれぞれ駆動される電力コンバータ回路であ
って、 第１のアナログスイッチと並列にかつ機能的に接続され
た電圧制限素子、 前記サプライネットワーク上の電圧スパイクの存在下に
論理シグナルを発生できる少なくとも１個のスパイクセ
ンサ、 前記スパイクセンサが前記論理シグナルを発生するとき
に、前記第１のアナログスパイクを開き前記第２のアナ
ログスイッチを閉じることのできる前記第１及び第２の
アナログスイッチの論理駆動手段を含んで成る前記電力
サブライネットワーク上に生ずるスパイクからコンバー
タ回路を保護するための回路配置である。
本発明の他の態様では、第２のスパイクセンサが、前記
第２のアナログスイッチを横切る電圧が予備設定された
最大値より大きくなったときに、第２の論理シグナルを
発生させるために利用され、かつ前記駆動論理手段はス
パイクが検出されたときに、第２のスイッチを横切る電
圧が前記予備設定された最大電圧より大きくなるまで、
前記第２のアナログスイッチを開くことも決定し、かつ
前記第２のスパイクセンサが前記第２の論理シグナルを
発生するときに、引き続き第２のスイッチを閉じること
も決定する。
第２のアナログスイッチを横切る電圧が予備設定された
最大値より大きくなったときに、第２の論理シグナルを
発生させるために利用され、かつ前記駆動論理手段はス
パイクが検出されたときに、第２のスイッチを横切る電
圧が前記予備設定された最大電圧より大きくなるまで、
前記第２のアナログスイッチを開くことも決定し、かつ
前記第２のスパイクセンサが前記第２の論理シグナルを
発生するときに、引き続き第２のスイッチを閉じること
も決定する。
（図面の簡単な説明）
本発明の異なった態様及び利点は、引き続く添付図面に
示された好ましい実施例の詳細な説明を通して明らかに
なるであろう。
示された好ましい実施例の詳細な説明を通して明らかに
なるであろう。
第１図は、上述の通り従来技術によるスパイク抑制手段
が装着された典型的なフライバンクコンバータ回路を示
し、 第２図は、第１図に類似した、フライバックコンバータ
回路に適用された、スパイクからの保護のための本発明
の回路配置の一実施例の回路ダイアゲラムであり、 第３図は、第２図のブロックＳ、Ｓ、の回路ダイアグラ
ムであり、 第４図は、本発明の他の実施例による、回路中に使用さ
れた駆動論理手段の他のコンフィギユレーションを示し
、 第５図は、第４図のブロックＳ、３．１の回路ダイアグ
ラムであり、 第６図は、第４図のブロックＳ、５．２の回路ダイアグ
ラムである。
が装着された典型的なフライバンクコンバータ回路を示
し、 第２図は、第１図に類似した、フライバックコンバータ
回路に適用された、スパイクからの保護のための本発明
の回路配置の一実施例の回路ダイアゲラムであり、 第３図は、第２図のブロックＳ、Ｓ、の回路ダイアグラ
ムであり、 第４図は、本発明の他の実施例による、回路中に使用さ
れた駆動論理手段の他のコンフィギユレーションを示し
、 第５図は、第４図のブロックＳ、３．１の回路ダイアグ
ラムであり、 第６図は、第４図のブロックＳ、５．２の回路ダイアグ
ラムである。
（好ましい実施例の説明）
第２図を参照すると、本発明実施例の保護回路配置は、
インダクタンスＬのターミナルとサプライレール（Ｖ
ｉｎ）間に接続されたトランジスタＭ１により形成され
る第１のアナログスイッチに機能的かつ並列に接続され
たツェナーダイオード又はアバランシェダイオード又は
電圧依存抵抗又は類似の集積構造であることのできる電
圧制限デバイスＺＳを含んで成っている。
インダクタンスＬのターミナルとサプライレール（Ｖ
ｉｎ）間に接続されたトランジスタＭ１により形成され
る第１のアナログスイッチに機能的かつ並列に接続され
たツェナーダイオード又はアバランシェダイオード又は
電圧依存抵抗又は類似の集積構造であることのできる電
圧制限デバイスＺＳを含んで成っている。
ブロックＳ、Ｓ、により概略的に示されるスパイクセン
サは、サプライライン上の予め設定された値（Ｖｉｎ）
より大きい電圧を検知したときに論理シグナルＳを発生
する。そのようにスパイクが検知されたときのトランジ
スタＭ１の所望のスイッチングオフとトランジスタＭ２
の所望のスイッチングオンは、第２図に示すように、そ
の２個の入力に駆動シグナルＰｈ１（図示の例では他の
駆動シグナルＰｈ２と同一である）と、スパイクセンサ
Ｓ、Ｓ。
サは、サプライライン上の予め設定された値（Ｖｉｎ）
より大きい電圧を検知したときに論理シグナルＳを発生
する。そのようにスパイクが検知されたときのトランジ
スタＭ１の所望のスイッチングオフとトランジスタＭ２
の所望のスイッチングオンは、第２図に示すように、そ
の２個の入力に駆動シグナルＰｈ１（図示の例では他の
駆動シグナルＰｈ２と同一である）と、スパイクセンサ
Ｓ、Ｓ。
により発生する論理シグナルから図示のインバータによ
り得られる反転シグナルＳが加えられる、スイッチ（ト
ランジスタ）Ｍｌを駆動するためのＡＮＤゲートと、そ
の２個の入力に第２の駆動シグナルＰｈ２ （＝Ｐｈ
ｌ）とスパイクセンサＳ、Ｓ、により発生するＳシグナ
ルを加えることにより第２のスイッチ（トランジスタ）
Ｍ２を駆動するためのＯＲゲートを使用することにより
生ずる。
り得られる反転シグナルＳが加えられる、スイッチ（ト
ランジスタ）Ｍｌを駆動するためのＡＮＤゲートと、そ
の２個の入力に第２の駆動シグナルＰｈ２ （＝Ｐｈ
ｌ）とスパイクセンサＳ、Ｓ、により発生するＳシグナ
ルを加えることにより第２のスイッチ（トランジスタ）
Ｍ２を駆動するためのＯＲゲートを使用することにより
生ずる。
サプライライン（約３１０ＶＤＣに等しいＶ ｉｎ）上
に１００ＯＶのスパイクが存在し電圧制限素子Ｚｓが５
００ Ｖのブレークダウン電圧を有すると仮定すると、
スパイクセンサＳ、Ｓ、により発生するシダナルにより
トランジスタＭ１がスイッチングオフされてオフ状態に
された後に、前記電圧制限素子Ｚｓは通電を開始し、ト
ランジスタＭ１を横切る電圧の値を前記制限素子のブレ
ークダウン電圧に実質的に等しい値（５００Ｖ ）に制
限する。第２図に示す実施例では同様にして、前記スパ
イクセンサＳ、Ｓ。
に１００ＯＶのスパイクが存在し電圧制限素子Ｚｓが５
００ Ｖのブレークダウン電圧を有すると仮定すると、
スパイクセンサＳ、Ｓ、により発生するシダナルにより
トランジスタＭ１がスイッチングオフされてオフ状態に
された後に、前記電圧制限素子Ｚｓは通電を開始し、ト
ランジスタＭ１を横切る電圧の値を前記制限素子のブレ
ークダウン電圧に実質的に等しい値（５００Ｖ ）に制
限する。第２図に示す実施例では同様にして、前記スパ
イクセンサＳ、Ｓ。
により発生する同しシグナルによりトランジスタＭ２が
通電され、従って回路中の電流はインダクタンスＬを横
切って５００Ｖである最大の過渡電圧が生ずるという事
実により制限される。この電圧値は、トランジスタＭ１
が通電している際は、コンバータ回路の通常動作の間は
インダクタンスＬを横切って存在する電圧とは違って比
較的小さい（整流されたサプライ電圧Ｖｉｎが３１０Ｖ
ＤＣにほぼ等しいという事実を考慮して）。このように
スパイクの寿命の間、前記インダクタンスＬを流れる電
流は、通常の動作の間にそれを流れる循環電流と同じオ
ーダーであり従ってスパイクに伴うエネルギの一部はイ
ンダクタンスＬ中に都合良く貯蔵され、一方保護デバイ
スＺｓ中で消散するエネルギも決定される。
通電され、従って回路中の電流はインダクタンスＬを横
切って５００Ｖである最大の過渡電圧が生ずるという事
実により制限される。この電圧値は、トランジスタＭ１
が通電している際は、コンバータ回路の通常動作の間は
インダクタンスＬを横切って存在する電圧とは違って比
較的小さい（整流されたサプライ電圧Ｖｉｎが３１０Ｖ
ＤＣにほぼ等しいという事実を考慮して）。このように
スパイクの寿命の間、前記インダクタンスＬを流れる電
流は、通常の動作の間にそれを流れる循環電流と同じオ
ーダーであり従ってスパイクに伴うエネルギの一部はイ
ンダクタンスＬ中に都合良く貯蔵され、一方保護デバイ
スＺｓ中で消散するエネルギも決定される。
前記スパイクセンサＳ、Ｓ、は、コンパレータの非反転
入力（＋）に供給されるサプライ電圧Ｖｉｎのシグナル
レプリカが、前記コンパレークの反転入力（−）に定参
照電圧Ｖｒｅｆを加えることにより予備設定される与え
られた電圧より大きくなるときに、論理レベルのシグナ
ルＳを発生できる前記コンパレータＦを使用することに
より、第３図に示されているように形成することができ
る。
入力（＋）に供給されるサプライ電圧Ｖｉｎのシグナル
レプリカが、前記コンパレークの反転入力（−）に定参
照電圧Ｖｒｅｆを加えることにより予備設定される与え
られた電圧より大きくなるときに、論理レベルのシグナ
ルＳを発生できる前記コンパレータＦを使用することに
より、第３図に示されているように形成することができ
る。
トランジスタＭ２を、該トランジスタＭ２を横切る電圧
が予備設定された最大値に達する時間まで、サプライレ
ール上にスパイクが存在するオフ状態に維持することを
意図する本発明の他の実施例が第４図に示されている。
が予備設定された最大値に達する時間まで、サプライレ
ール上にスパイクが存在するオフ状態に維持することを
意図する本発明の他の実施例が第４図に示されている。
この実施例によると、それぞれＳ、Ｓ、 １及びＳ、Ｓ
、 ２である２個のスパイクセンサが使用され、これら
はそれぞれ第５図及び第６図に示すように形成されるこ
とができる。第５図に示されたスパイクセンサＳ、５．
１は実質的に第３図のスパイクセンサにＵＱＩしている
。第６図に示した第２のスパイクセンサＳ、３．２は、
前記第１のスパイクセンサＳ、５．１に類似する回路を
使用し、その非反転入力に、前述し又第１図及び第２図
に示されたフライバックコンバータ回路の１−ランジス
タＭ２を横切って存在する電圧Ｖｄのシグナルレプリカ
が加えられるコンパレータＦ２を使用することにより形
成することができる。
、 ２である２個のスパイクセンサが使用され、これら
はそれぞれ第５図及び第６図に示すように形成されるこ
とができる。第５図に示されたスパイクセンサＳ、５．
１は実質的に第３図のスパイクセンサにＵＱＩしている
。第６図に示した第２のスパイクセンサＳ、３．２は、
前記第１のスパイクセンサＳ、５．１に類似する回路を
使用し、その非反転入力に、前述し又第１図及び第２図
に示されたフライバックコンバータ回路の１−ランジス
タＭ２を横切って存在する電圧Ｖｄのシグナルレプリカ
が加えられるコンパレータＦ２を使用することにより形
成することができる。
第１のトランジスタＭ１の駆動論理回路は第２図の先行
する実施例に対して変化しないままであるが、第２のト
ランジスタＭ２の駆動論理回路は第４図に示すように、
その入力にそれぞれシグナルＳｌ及び駆動シグナルＰｈ
２ （＝Ｐｈｌ）が加えられるＡＮＤゲートと、それ
に続くその入力にそれぞれＡＮＤゲートの出力シグナル
と第２のスパイクセンサＳ、５．２により発生する論理
シグナルＳ２が供給されるＯＲゲートを含んで成ってい
る。
する実施例に対して変化しないままであるが、第２のト
ランジスタＭ２の駆動論理回路は第４図に示すように、
その入力にそれぞれシグナルＳｌ及び駆動シグナルＰｈ
２ （＝Ｐｈｌ）が加えられるＡＮＤゲートと、それ
に続くその入力にそれぞれＡＮＤゲートの出力シグナル
と第２のスパイクセンサＳ、５．２により発生する論理
シグナルＳ２が供給されるＯＲゲートを含んで成ってい
る。
容易に理解できるように、トランジスタＭ２を駆動する
論理回路は、スパイクがサプライライン上に生ずるとき
に、トランジスタＭ２もスイッチオフする。これにより
トランジスタＭ１を横切る最大電圧は、トランジスタＭ
１に接続された保護電圧制限素子Ｚｓのブレークダウン
電圧に制限されたままになる。同様に、過渡ピークのエ
ネルギはインダクタンスＬを通して出力コンデンサＣに
伝えられ、従ってそれはコンバータ回路の負荷に利用で
きるようになる。トランジスタＭ２を横切る電圧Ｖｄは
、その値が第２のスパイクセンサのコンパレータＦ２の
１個の入力ターミナルに加えられる参照電圧Ｖｒｅｆ２
により予備設定される最大値に達するまで、徐々に増加
する。これが生ずると、トランジスタＭ２はスイッチオ
ンして過渡ピークの残りの過剰エネルギを地面に向かっ
て消散することを許容し、トランジスタＭ２のブレーク
ダウンを防止する。
論理回路は、スパイクがサプライライン上に生ずるとき
に、トランジスタＭ２もスイッチオフする。これにより
トランジスタＭ１を横切る最大電圧は、トランジスタＭ
１に接続された保護電圧制限素子Ｚｓのブレークダウン
電圧に制限されたままになる。同様に、過渡ピークのエ
ネルギはインダクタンスＬを通して出力コンデンサＣに
伝えられ、従ってそれはコンバータ回路の負荷に利用で
きるようになる。トランジスタＭ２を横切る電圧Ｖｄは
、その値が第２のスパイクセンサのコンパレータＦ２の
１個の入力ターミナルに加えられる参照電圧Ｖｒｅｆ２
により予備設定される最大値に達するまで、徐々に増加
する。これが生ずると、トランジスタＭ２はスイッチオ
ンして過渡ピークの残りの過剰エネルギを地面に向かっ
て消散することを許容し、トランジスタＭ２のブレーク
ダウンを防止する。
この本発明の第２の実施例の場合でも、過渡電圧ピーク
に伴うエネルギの一部はインダクタンスしにより及びコ
ンバータの出力キャパシタンスＣにより表されるリアク
タンス中に都合良く貯蔵され、回路を流れる最大電流が
容易に決定される。
に伴うエネルギの一部はインダクタンスしにより及びコ
ンバータの出力キャパシタンスＣにより表されるリアク
タンス中に都合良く貯蔵され、回路を流れる最大電流が
容易に決定される。
本発明をフライハック型コンバータ回路への特別な適用
に関連して説明してきたが、本発明の保護回路は当業者
に周知なように、他の類似の電力回路にも有用である。
に関連して説明してきたが、本発明の保護回路は当業者
に周知なように、他の類似の電力回路にも有用である。
第１図は、従来技術によるスパイク抑制手段が装着され
た典型的なフライバックコンバータ回路、第２図は、第
１図に類似した、フライハックコンバータ回路に適用さ
れた、スパイクからの保護のための本発明の回路配置の
実施例の回路ダイアグラム、第３図は、第２図のブロッ
クＳ、Ｓ、の回路ダイアグラム、第４図は、本発明の他
の実施例による、回路中に使用された駆動論理手段の他
のコンフィギユレーション、第５図は、第４図のブロッ
クＳ、５．１の回路ダイアグラム、第６図は１．第４図
のブロックＳ、３．２の回路ダイアグラムである。 特許比Ｉ１）人 工ソセヂエッセートムソンマイクロエ
レクトロニクス
た典型的なフライバックコンバータ回路、第２図は、第
１図に類似した、フライハックコンバータ回路に適用さ
れた、スパイクからの保護のための本発明の回路配置の
実施例の回路ダイアグラム、第３図は、第２図のブロッ
クＳ、Ｓ、の回路ダイアグラム、第４図は、本発明の他
の実施例による、回路中に使用された駆動論理手段の他
のコンフィギユレーション、第５図は、第４図のブロッ
クＳ、５．１の回路ダイアグラム、第６図は１．第４図
のブロックＳ、３．２の回路ダイアグラムである。 特許比Ｉ１）人 工ソセヂエッセートムソンマイクロエ
レクトロニクス
Claims (7)
- （１）インダクタンス、該インダクタンスのターミナル
と電力分配レール間に前記インダクタンスに実質的に直
列に接続された第１のアナログスイッチ、前記インダク
タンスの他のターミナルと回路の共通ポテンシャルノー
ド間に接続された第２のアナログスイッチを含んで成り
、スイッチングモードで動作し、前記アナログスイッチ
がパルス幅変調コントロール回路により発生する第１及
び第２の駆動シグナルによりそれぞれ駆動されるパワー
コンバータ回路であって、 前記第１のアナログスイッチに機能的に接続された保護
電圧制限デバイス、 前記電力分配レール上の電圧スパイクの存在下に論理シ
グナルを発生できる少なくとも１個のスパイクセンサ、 電圧スパイクの存在下に前記スパイクセンサが前記論理
シグナルを発生するときに、前記第１及び第２のアナロ
グスイッチを駆動して前記第１のアナログスイッチを開
き前記第２のアナログスイッチを閉じることのできる論
理手段を含んで成る、前記電力分配レール上に生ずる電
圧スパイクから前記回路を保護するための回路配置。 - （２）スイッチを駆動する論理手段が、その出力シグナ
ルが第１のアナログスイッチを駆動し、それぞれ第１の
駆動シグナル、及びスパイクセンサにより発生する論理
シグナルの反転レプリカが供給される２個の入力ターミ
ナルを有する少なくとも１個のＡＮＤゲート、及びその
出力シグナルが第２のアナログスイッチを駆動し、それ
ぞれ第２の駆動シグナル、及びスパイクセンサにより発
生する論理シグナルが供給される２個の入力を有する少
なくとも１個のＯＲゲートを含んで成る請求項１に記載
の回路。 - （３）スパイクセンサが、電力分配レール上に存在する
電圧のシグナルレプリカ及び定参照電圧がそれぞれ供給
される２個の入力ターミナルを有するコンパレータによ
り形成される請求項１に記載の回路。 - （４）インダクタンス、該インダクタンスのターミナル
とパワー分散レール間に前記インダクタンスに実質的に
直列に接続された第１のアナログスイッチ、前記インダ
クタンスの他のターミナルと回路の共通ポテンシャルノ
ード間に接続された第２のアナログスイッチを含んで成
り、スイッチングモードで動作し、前記アナログスイッ
チがパルス幅変調コントロール回路により発生する第１
及び第２の駆動シグナルによりそれぞれ駆動されるパワ
ーコンバータ回路であって、 前記第１のアナログスイッチに機能的に接続された保護
電圧制限デバイス、 前記電力分配レール上の電圧スパイクを検知したときに
第１の論理シグナルを発生できる第１のスパイクセンサ
、 予備設定された電圧より大きい第２のアナログスイッチ
を横切る電圧の存在下に第２の論理シグナルを発生でき
る第２のスパイクセンサ、 前記電力レール上にスパイクを検知した後に前記第１の
スパイクセンサが論理シグナルを発生し、かつ前記第２
のスパイクセンサが前記予備設定された電圧より大きい
第２のアナログスイッチを横切る電圧を検出しないとき
に、前記第１及び第２のアナログスイッチを開くことが
でき、かつ前記第２のスパイクセンサが前記予備設定さ
れた電圧より大きい前記第２のアナログスイッチを横切
る電圧を検出し前記第２の論理シグナルを発生させると
きに、前記第２のアナログスイッチを閉じることのでき
る前記第１及び第２のアナログスイッチを駆動するため
の論理手段を含んで成る、前記電力分配レール上に生ず
る電圧スパイクから回路を保護するための回路配置。 - （５）第２のアナログスイッチを駆動するための論理手
段が、第２の駆動シグナルと、第１のスパイクセンサに
より発生する第１の論理シグナルの反転レプリカがそれ
ぞれ供給される２個の入力ターミナルを有するＡＮＤゲ
ート、及び該ＡＮＤゲートの出力シグナルと第２のスパ
イクセンサにより発生する第２の論理シグナルがそれぞ
れ供給される２個の入力ターミナルを有するＯＲゲート
を含んで成り、該ＯＲゲートの出力シグナルが前記第２
のアナログスイッチを駆動する請求項４に記載の保護回
路。 - （６）第１のスパイクセンサが、電力分配レールのポテ
ンシャルのシグナルレプリカと第１の参照電圧がそれぞ
れその入力に供給される第１のコンパレータにより形成
され、かつ第２のスパイクセンサが、第２のアナログス
イッチを横切って存在する電圧のシグナルレプリカと第
２の参照電圧がそれぞれその入力に供給される第２のコ
ンパレータから形成されている請求項４に記載の回路。 - （７）保護電圧制限デバイスが、ツェナーダイオード、
アバランシェダイオード、電圧依存抵抗及びあるブレー
クダウン電圧を示す電圧／電流特性を有する集積構造か
ら成る群から選択されたものである請求項４から６のい
ずれかに記載の回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT83685A/88 | 1988-11-30 | ||
| IT8883685A IT1225633B (it) | 1988-11-30 | 1988-11-30 | Protezione dai transitori di rete. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02197252A true JPH02197252A (ja) | 1990-08-03 |
Family
ID=11323805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1310500A Pending JPH02197252A (ja) | 1988-11-30 | 1989-11-29 | 電圧スパイクからのパワーコンバータの保護回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4958121A (ja) |
| EP (1) | EP0371928B1 (ja) |
| JP (1) | JPH02197252A (ja) |
| DE (1) | DE68913277T2 (ja) |
| IT (1) | IT1225633B (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2226195A (en) * | 1988-12-15 | 1990-06-20 | Philips Nv | A transient protection circuit |
| US5235504A (en) * | 1991-03-15 | 1993-08-10 | Emerson Electric Co. | High power-factor converter for motor drives and power supplies |
| US5270636A (en) * | 1992-02-18 | 1993-12-14 | Lafferty Donald L | Regulating control circuit for photovoltaic source employing switches, energy storage, and pulse width modulation controller |
| US5233287A (en) * | 1992-05-05 | 1993-08-03 | Space Systems/Loral | Current limiting bilateral converter having a ground referenced current sensor |
| JPH06162772A (ja) * | 1992-11-25 | 1994-06-10 | Sharp Corp | 電源電圧降圧回路 |
| US5343140A (en) * | 1992-12-02 | 1994-08-30 | Motorola, Inc. | Zero-voltage-switching quasi-resonant converters with multi-resonant bipolar switch |
| US5414342A (en) * | 1993-04-29 | 1995-05-09 | Unitrode Corporation | Voltage mode pulse width modulation controller |
| US6107786A (en) * | 1994-06-23 | 2000-08-22 | Dell Usa, L.P. | Active output power waveform transition control for a step-down voltage regulator |
| EP0739545B1 (en) * | 1994-11-10 | 1999-03-31 | Koninklijke Philips Electronics N.V. | Circuit arrangement |
| DE19506150A1 (de) * | 1995-02-22 | 1996-08-29 | Bosch Gmbh Robert | Elektronisches Gerät |
| US5801518A (en) * | 1995-02-28 | 1998-09-01 | Seiko Instruments Inc. | Pulse frequency modulated DC-DC converter |
| US5852541A (en) * | 1997-10-22 | 1998-12-22 | Winbond Electronics Corp. | Early trigger of ESD protection device by an oscillation circuit |
| US6628812B1 (en) * | 1999-05-11 | 2003-09-30 | Authentec, Inc. | Fingerprint sensor package having enhanced electrostatic discharge protection and associated methods |
| US6185082B1 (en) * | 1999-06-01 | 2001-02-06 | System General Corporation | Protection circuit for a boost power converter |
| US6396674B1 (en) | 2000-04-11 | 2002-05-28 | Ford Global Technologies, Inc. | System and method for monitoring the operation of a power converter |
| CN1394382B (zh) * | 2000-10-27 | 2010-06-16 | 皇家菲利浦电子有限公司 | 转换器及其控制方法 |
| FR2833113B1 (fr) * | 2001-11-30 | 2004-07-09 | Valeo Equip Electr Moteur | Convertisseur de courant electrique continu en courant continu reversible pour reseau bitension et reseau bitension equipe d'un tel convertisseur |
| US6850401B2 (en) * | 2002-05-28 | 2005-02-01 | Matsushita Electric Industrial Co., Ltd. | DC-DC converter |
| EP1437823B1 (en) * | 2003-01-08 | 2012-12-12 | Continental Automotive GmbH | Wide input range, DC-DC voltage-switching converter regulator device with boost and buck modes |
| DE10349036A1 (de) * | 2003-10-22 | 2005-05-25 | Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH | Elektronisches Vorschaltgerät mit Schutzschaltung für den Schalttransistor eines Wandlers |
| EP1669831A1 (en) * | 2004-12-03 | 2006-06-14 | Dialog Semiconductor GmbH | Voltage regulator output stage with low voltage MOS devices |
| US7602158B1 (en) * | 2005-03-21 | 2009-10-13 | National Semiconductor Corporation | Power circuit for generating non-isolated low voltage power in a standby condition |
| TW200826444A (en) * | 2006-07-27 | 2008-06-16 | Koninkl Philips Electronics Nv | Switch mode power supply for in-line voltage applications |
| US7733072B2 (en) * | 2007-08-27 | 2010-06-08 | Texas Instruments Incorporated | Step-down/step-up DC/DC converter apparatus and method with inductor current threshold value adjusting |
| US8143865B2 (en) * | 2008-08-22 | 2012-03-27 | Active-Semi, Inc. | Average current mode controlled converter having a buck mode, a boost mode, and a partial four-switch mode |
| US8232790B2 (en) * | 2009-10-15 | 2012-07-31 | Stmicroelectronics Asia Pacific Pte Ltd. | Architecture for controlling a dual polarity, single inductor boost regulator used as a dual polarity supply in a hard disk drive dual stage actuator (DSA) device |
| KR101146745B1 (ko) | 2010-11-01 | 2012-05-17 | 경상대학교산학협력단 | 승압형 전력 변환 시스템 |
| US8441770B2 (en) | 2011-02-18 | 2013-05-14 | ETA Semiconductor Inc | Voltage spikes control for power converters |
| CN102739052B (zh) * | 2012-07-18 | 2014-12-31 | 华为技术有限公司 | 控制方法和装置 |
| WO2014028008A1 (en) * | 2012-08-15 | 2014-02-20 | Paolo Menegoli | Voltage spikes control for power converters |
| CN103633627A (zh) * | 2013-11-07 | 2014-03-12 | 矽力杰半导体技术(杭州)有限公司 | 一种四开关Buck-Boost变换器的过压保护控制方法及控制电路 |
| EP3826157B1 (en) | 2019-11-22 | 2023-05-17 | Hamilton Sundstrand Corporation | Voltage clamp |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS605144B2 (ja) * | 1980-04-01 | 1985-02-08 | 日本電信電話株式会社 | 電力転送装置 |
| SU1379780A1 (ru) * | 1985-04-26 | 1988-03-07 | Предприятие П/Я Р-6254 | Устройство защиты источников питани от аварийных изменений входного напр жени |
| US4887021A (en) * | 1989-01-31 | 1989-12-12 | Honeywell Inc. | Precision noise spike elimination circuit for pulse width modulators and PWM inverters |
| JPH057668A (ja) * | 1991-04-30 | 1993-01-19 | Arlen J Lowrance | 凧のレース用ゲート |
| JP3206221B2 (ja) * | 1993-06-15 | 2001-09-10 | 株式会社豊田自動織機製作所 | スクロール型圧縮機 |
-
1988
- 1988-11-30 IT IT8883685A patent/IT1225633B/it active
-
1989
- 1989-11-13 EP EP89830494A patent/EP0371928B1/en not_active Expired - Lifetime
- 1989-11-13 DE DE68913277T patent/DE68913277T2/de not_active Expired - Fee Related
- 1989-11-29 JP JP1310500A patent/JPH02197252A/ja active Pending
- 1989-11-30 US US07/444,553 patent/US4958121A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0371928A3 (en) | 1990-09-26 |
| DE68913277D1 (de) | 1994-03-31 |
| EP0371928B1 (en) | 1994-02-23 |
| IT8883685A0 (it) | 1988-11-30 |
| EP0371928A2 (en) | 1990-06-06 |
| DE68913277T2 (de) | 1994-05-26 |
| US4958121A (en) | 1990-09-18 |
| IT1225633B (it) | 1990-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02197252A (ja) | 電圧スパイクからのパワーコンバータの保護回路 | |
| EP0746808B1 (en) | Switchmode ac power controller | |
| CA1248583A (en) | Power switching circuit | |
| US4706177A (en) | DC-AC inverter with overload driving capability | |
| US6791851B2 (en) | Isolated drive circuitry used in switch-mode power converters | |
| US6775162B2 (en) | Self-regulated cooling system for switching power supplies using parasitic effects of switching | |
| US7315439B2 (en) | Method and circuit arrangement for limiting an overvoltage | |
| JP2000050623A (ja) | 過渡応答回路網および同期整流器デバイスを不活性化する方法および電力変換器 | |
| JP2007014193A (ja) | デュアルゲート双方向ｈｅｍｔをもつ効率的な突入電流制限回路 | |
| JPH0313827B2 (ja) | ||
| US8503146B1 (en) | Gate driver with short-circuit protection | |
| US6657841B1 (en) | Circuit arrangement for the overvoltage protection of a power transistor for controlling an inductive load | |
| US5923513A (en) | Active snubber device for power modules | |
| JPH05252643A (ja) | 過電圧保護回路 | |
| US20030086227A1 (en) | Device for protecting a power component against voltage surges | |
| US8085519B2 (en) | Circuit arrangement for providing a DC operating voltage | |
| JP3574599B2 (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| CA2024634C (en) | Self-powered scr gate drive circuit with optical isolation | |
| GB2602132A (en) | Three output DC voltage supply with short circuit protection | |
| JP2003509002A (ja) | 出力電圧を制限するための装置を有するスイッチドモード電源 | |
| JPH10108457A (ja) | スイッチング電源用制御回路 | |
| JPH07147726A (ja) | 半導体装置の過電圧制限回路 | |
| US6930869B1 (en) | OR-diode inductive load spike suppressor | |
| US20240056069A1 (en) | Lightning protection for power mosfets | |
| Regan | A DMOS 3A 55V H-Bridge The LMD18200 |