JPH021945A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は多層構造を有する半導体装置の製造方法に関し
、特に半導体層の層ＩＩおよび不純物濃度の制御が容易
な半導体装置の製造方法に関する。

（従来の技術） シリコン（Ｓｉ）を中心としたマイクロエレクロトニク
スは急速な進歩を遂げ、コンピュータ、電気通信、オフ
ィスオートメーションなどの技術分野に大きなインパク
トを与えてきた。他方、Ｓｉに代わる半導体として注目
を集めているＧａＡｓやＩｎＰなどの化合物半導体を用
いた高速、高機能半導体装置およびその集積回路の実用
化に期待が寄せられている。

一般に、新規な半導体を用いて半導体装置を実現してい
くためには９種々のデバイスプロセス技術を開発し、実
用化していく必要がある。例えば。

上記の化合物半導体を半絶縁性基板として電界効果トラ
ンジスタなどを製作する場合には、この基板の表面に何
らかの手段により、充分な電子移動度をもつ活性層を形
成しなければならない。

従来、このような活性層の形成を包含する電界効果トラ
ンジスタの製造には１例えば以下のような方法が採用さ
れてきた（抄本ら、電気通信学会技術報告、　ＥＤ８５
−６６）。まず、第２図（ａ）に示すように、半絶縁性
基板１１上の全面に、活性層となる低不純物濃度ｎ型半
導体（ｎ−）層１２と、高不純物濃度ｎ型半導体（ｎ゛
）層２１とを順次エピタキシャル成長させる。次いで、
フィールド部のｎ゛層およびｎ−層をエツチングにより
除去した後、さらにチャンネル領域のｎ・層をエツチン
グにより除去し、ソース領域１５およびドレイン領域１
６を形成する（第２図（ｂ））。そして、ゲート絶縁膜
として５ｉｎ２膜１７を全面に堆積させた後、ゲート電
極１８を形成する。最後に、　５ｉｎ２膜１７のソース
領域およびドレイン領域に対応する部分をエツチングに
より開口し、それぞれソース電極１９およびドレイン電
極２０を形成する（第２図（Ｃ））。

（発明が解決しようとする課題） しかしながら、上記の方法では、第２図（ａ）に示すよ
うに、ｎ″層２１をｎ−層Ｉ２上の全面にエピタキシャ
ル成長させているため、ｎ゛層２１中に含まれζいる不
純物が該成長工程の間にｎ−層１２へ熱拡散する。

従って、ｎ−層１２のチャンネル領域における不純物濃
度が設計値から大きくずれてしまう場合がある。

また、第２図（ｂ）に示すように、チャンネルＮ域に対
応するｎ＋層２１をエツチングにより除去する際にも、
核層を除去する深さを精度よく制御できない。

従って、チャンネル領域の層厚精度が不充分となる。以
上のような理由により、設計どおりの電気的特性を備え
た半導体装置を形成するのが困難となる。

本発明は上記従来の問題点を解決するものであり、その
目的とするところは、多層構造を有する半導体装置にお
ける少なくとも１つの半導体層の層厚および不純物濃度
を容易に制御し得る半導体装置の製造方法を提供するこ
とにある。

（課題を解決するための手段） 本発明は、多層構造を有する半導体装置の製造方法であ
って、半導体層上にエピタキシャル成長を阻害する薄膜
を形成する工程と、該薄膜の所定領域を開口する工程と
、開口された該所定領域における該半導体層上に他の半
導体層をエピタキシャル成長させる工程とを包含し、そ
のことにより上記目的が達成される。

多層構造を存する半導体装置の製造過程において、ある
半導体層（下層）上の所定領域に他の半導体層（上層）
を形成する場合、エピタキシャル成長を阻害する薄膜で
該所定領域以外の下層表面を被覆しておけば、上層の半
導体層は下層上の該所定領域にのみ選択的にエピタキシ
ャル成長する。

この成長工程の間に、上層の半導体層中に含まれる不純
物は該所定領域以外の下層部分には熱拡散することはな
い。従って、下層の半導体層における該所定領域以外の
部分の不純物濃度は上層の半導体層のエピタキシャル成
長による影響を受けない。また、積層された２つの半導
体層のうち上層の不必要部分をエツチングにより除去す
るという工程が不要であるため下層の半導体層の層厚を
精度よく制御することができる。

本発明の製造方法は、上述の原理に基づき１例えば以下
のように実施される。

まず１層厚および不純物濃度を制御すべき半導体層を形
成する段階までは従来の製造方法に準じて行う。そして
、該半導体層上の全面にエピタキシャル成長を阻害する
薄膜を形成する。このような性質を有する薄膜としては
１例えばシリコン酸化膜（ＳｉＯ□膜）、シリコン窒化
膜（ＳｉＪｎ）、　　リンケイ酸膜（ＰＳＧ膜、　Ｐを
ドープしたＳｉＯ□膜）などを用いることができる。あ
るいは、これら薄膜の少なくとも１つを含む複合膜、ま
たはこれら薄膜の成分の少なくとも１種を含む組成物で
構成される薄膜を用いてもよい。これら薄膜は１通常、
気相成長法（ＣＶＤ法）で形成されるが、特に、プラス
マＣＶＯ法（例えば、電子サイクロトロン共鳴を利用し
たＥＣＲＰＣＶＤ法）は、低温で薄膜を形成することが
でき、下層の半導体層に与える損傷が少ないため好まし
い。エピタキシャル成長を阻害するこれら薄膜の厚さは
１次に開口される所定領域に成長させるべき半導体層の
層厚よりも大きくなるように調整される。

このように形成された薄膜には１次いで半導体層を成長
させるべき所定領域が開口される。薄ｎ々を開口する方
法としては９例えばプラズマエツチング、反応性イオン
エンチング、反応性イオンビームエツチングなどがあり
、薄膜および下層となる半導体層の素材に応じて適宜選
択される。

次いで、開口された所定領域における下層の半導体層上
に所望の半導体層をエピタキシャル成長させる。成長方
法としては３例えば気相成長法（ＣＶＤ法）や分子線エ
ピタキシャル成長法（ＭＢＨ法）が用いられる。特に、
有機金属気相成長法（ＭＯＣＶＤ法）は、多層構造を有
する半導体装置の、製造において、原料ガスおよびドー
ピング用ガスの流量を制御することにより、成長する半
導体層の組成や電気的特性を急峻に変化させ得るので好
ましい。

上層の半導体層のエピタキシャル成長を阻害するために
形成された薄膜は１次の工程において除去するか、ある
いはそのまま層間絶縁膜などとして使用することができ
る。

他に層厚および不純物濃度を制御する必要のある半導体
層があれば、上記と同様の工程を繰り返すことにより形
成する。また、これら半導体層以外の部分を形成する技
術１例えばオーム接触技術やゲート形成技術などについ
ては、従来の製造方法において用いられる技術と同様で
ある。

（作用） 本発明の製造方法においては、下層の半導体層上の所定
領域にエピタキシャル成長を阻害する薄膜を形成した後
、該薄膜の所定領域を開口した状態で他の半導体層をエ
ピタキシャル成長させるため、該薄膜で被覆された下層
の半導体層部分の層厚および不純物濃度は上層の半導体
のエピタキシャル成長による影響を受けない。従って、
多層構造を有する半導体装置における所望の半導体層の
層厚および不純物濃度を容易に制御することができる。

このような半導体装置の製造方法は、化合物半導体トラ
ンジスタの製造に好適に適用される。例えば、半絶縁性
基板上に形成される電界効果トランジスタにおいて、該
基板上に活性層となる低不純物濃度半導体層を形成し２
次いで上記の方法により該活性層上のソースおよびドレ
イン領域にのみ高不純物濃度半導体層を選択的にエピタ
キシャル成長させれば、高不純物濃度半導体層から低不
純物濃度半導体層のチャンネル領域への不純物拡散が防
止される。従って、活性層のチャンネル領域における不
純物濃度を制御することができ、また高不純物濃度半導
体層をエツチングにより除去する工程を行う必要がない
ため、活性層のチャンネル領域における層厚を制御する
ことも容易である。活性層のチャンネル領域における層
厚および不純物濃度の制御性が高まることにより、得ら
れたトランジスタの電気的特性の制御性および再現性が
向上する。

（実施例） 以下に本発明の一実施例として、　　ＩｎＰを半絶縁性
基板とするＭＩＳＦＥＴの製造方法について説明する。

第１図（ａ）〜（Ｃ）は該旧５ＦＥＴを製造する一連の
工程における特定の段階を示す断面図である。

まず、半絶縁性のＩｎＰ基板１上の全域にエピタキシャ
ル成長を阻害する薄膜として２０００人のＳｉＯ□膜２
をＥＣＲＰＣＶＤ法により形成した。次いで、チャンネ
ル領域に対応するＳｉＯ□膜２の部分を反応性イオンエ
ツチングにより開口した。このように開口された該チャ
ンネル領域におけるＩｎＰ基板１上に１５００人の低不
純物濃度（ｎ”−）ＩｎＰ層３をＭＯＣＶＤ法によりエ
ピタキシャル成長させた（第１図（ａ））。この際、　
ＳｉＯ□膜２上には、アモルファスまたは多結晶のＩｎ
Ｐがわずかに堆積する。しかし、これらＩｎＰは。

引き続いて５ｉ０２膜２をウェットエツチング（弗酸）
により除去する際に、該ＳｉＯ□膜２と共に除去される
。

半絶縁性１ｎＰ基板１と該基板上に形成されたｎ１ｎ１
）層３との全表面領域に、エピタキシャル成長を阻害す
る薄膜として４０００人のＳｉＯ□膜４をＥＣＲＰＣＶ
Ｄ法により形成した。次いで、ソース領域およびトレイ
ン領域に対応するＳｉＯ□膜４の部分を反応性イオンエ
ツチングにより開口した。このように開口された該ソー
ス領域およびドレイン領域におけるｎ−−ＩｎＰ層３上
に、それぞれ３０００人の高不純物濃度（ｎ”）　Ｉｎ
Ｐ層５および６をＭＯＣＶＤ法によりエピタキシャル成
長させた（第１図（ｂ））。

５ｉＯｚ膜４をウェットエツチングにより除去した後、
さらに各ＩｎＰ層の表面を１００人だけウェットエツチ
ング（硫酸、あるいは臭素を含む溶液）により除去した
。これはＳｉＯ□膜２および４を形成した際にこれら５
ｉ０２膜と反応したＩｎＰ層の部分を除去するためであ
る。そして、ゲート絶縁膜となる１０００人の５ｉ０２
膜７をＥＣＲＰＣＶＤ法により堆積した後、電子ビーム
蒸着法により３０００人のＡｌを蒸着し、フォトリソグ
ラフィーによりゲート電極８を形成した。

次いで、さらに５０００人のＳｉＯ２膜を堆積し３層間
絶縁膜７０とした後、　ｎ”−１ｎＰ層（ソース領域）
５およびｎ”−ＩｎＰ層（ドレイン領域）６上のＳｉＯ
□ゲート絶縁膜７および層間絶縁膜７０を除去し、リフ
トオフ法により４０００人のＡｕＧｅ−Ｎｉ−Ａｕを堆
積してそれぞれソース電極９およびドレイン電極１０を
形成した（第１図（Ｃ））。最後に、水素雰囲気中で３
００”Ｃにて３０分間アニールを行うことにより、　Ｉ
ｎＰ　ＭＩＳＦＥＴを完成した。

得られた１ｎＰ　ＭＩＳＦＥＴの電気的特性（例えば、
オン電流および闇値電圧）はほぼ設計どおりであり。

ｎ−−ＩｎＰ層３のチャンネル領域における層厚および
不純物濃度の制御が良好になされていることがわかった
。

（発明の効果） 本発明によれば、このように、半導体層上の所定領域に
のみ他の半導体層を選択的にエピタキシャル成長させる
ことにより、下層の半導体層の層厚および不純物濃度が
精度よく制御された半導体装置が得られる。このような
半導体装置は、電気的特性の制御性および再現性に優れ
ている。従って２本発明の製造方法は、特に化合物半導
体を用いた高速、高機能半導体装置およびその集積回路
の実用化に大きく貢献する。

４、　゛の　　　なう■ 第１図（ａ）〜（Ｃ）は２本発明の製造方法の一実施例
であるＩｎＰ　ＭＩＳＦＥＴの製造における特定段階の
断面図、第２図（ａ）〜（Ｃ）は、従来の製造方法によ
る旧５ＦＥＴの製造における特定段階の断面図である。

ｔ、ｉｔ・・・半絶縁性１ｎＰ基板、　　２．　４−５
ｉＯｚ膜。

３．１２・・・低不純物濃度ＩｎＰ層、５．１５・・・
高不純物濃度ＩｎＰ層（ソース領域）、６．１６・・・
高不純物濃度ＩｎＰ層（ドレイン領域）　、　　７　、
１７’・・５ｉＯｚゲート絶縁膜、７０・・・Ｓｉｎｇ
層間絶縁膜、８．１８・・・ゲート電極（ＡＩ）、　　
９．１９−・・ソース電極（へｕＧｅ−Ｎｉ−へｕ）　
、　１０゜２０・・・ドレイン電極（ＡｕＧｅ−Ｎｉ−
＾Ｕ）。

第１図 第２図

Claims (1)

1. 【特許請求の範囲】 １、多層構造を有する半導体装置の製造方法であって、
   半導体層上にエピタキシャル成長を阻害する薄膜を形成
   する工程と、 該薄膜の所定領域を開口する工程と、 開口された該所定領域における該半導体層上に他の半導
   体層をエピタキシャル成長させる工程と、を包含する半
   導体装置の製造方法。