JPH02194533A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はバイポーラＩＣ等の半導体装置の製造方法に関
する。

〈従来の技術〉 従来のこの種の半導体装置の製造方法としては、例えば
第２図（Ａ、　）〜（Ｅ）に示すような方法が知られて
いた。

まず、第２図＜Ａ）に示すように、Ｐ型の半導体基板１
０１にＮ型のコレクタ埋込層１０３を形成し、さらにこ
の基板１０１上にエピタキシャル成長によってＮ型のコ
レクタ層１０５を形成する。

そして、アイソレーション拡散によってコレクタ層１０
５を分離した後、該コレクタ層１０５にボロンイオンを
注入してＰ型のベース領域１．０７を形成する。Ｊ、０
９はＰ型の素子分離層、１１１はＬＯＣＯＳ酸化膜であ
る。また、１１３はＮ型のコレクタコンタクト層である
。

次の工程では、第２図（Ｂ）に示すように、該ＬＯＣＯ
５酸化膜１１１上にレジスト１１５を塗布してバターニ
ングした（所定の部分を剥離する）後、ボロンイオンを
注入する。ベース領域１０７の一部に高濃度のＰ型不純
物領域であるベースコンタクト層１１７を形成するため
のものである。

そして、次の工程を示す第２図（Ｃ）においては、上記
レジスト１１５を剥離した後に新たなレジス）１１９に
よって上記ベース領域１０７の一部およびコレクタコン
タクト層１１３にＮ型不純物イオンＡｓを高濃度に注入
する。これは、ベース領域１０７にエミッタ領域！２１
を形成するためのものである。

そしてこのレジスト１１９を剥離した後、第２図（Ｄ）
に示すように、ＣＶＤにより酸化膜１２３　（Ｓ　ｉ　
０２）を被着し、所定の熱処理を行う。この結果、上記
イオン注入による不純物が活性化され、上記ベース領域
１０７の一部に、高濃度のＰ型不純物領域であるベース
コンタクト層１１７と、高濃度のＮ型不純物領域である
エミッタ領域１２１と、が形成される。同時に、高濃度
のＮ型不純物領域であるコレクタコンタクト層１２５も
形成されろ。

次いで、同じく（Ｅ）に示すように、この酸化［１（Ｓ
　ｉ　０２）　１２３に所定のバターニング（異方性エ
ッチンク）を施して配線用のコンタク！・ボール１２７
を形成した後、アルミニウムの蒸着、バターニングによ
って各領域１０５，１２１，１０７にそれぞれ接続され
たコレクタ配線１３１、エミッタ配線１３：３、ベース
配線１３５を被着、形成する。

〈発明が解決しようとする課題〉 しかしながら、このような従来の半導体装置の製造方法
にあっては、配線用のコンタクトホール１２７を形成す
る際各拡散層１２５，１２１，１１７に対するアライメ
ントマージン、例えば゛第２図（Ｅ）にあってＸｒ　　
ｙを確保する必要があった。

と同時にベース領域１０７にあってもエミッタ拡散Ｎ１
２１とベースコンタクト拡散Ｎ１１７との間のアライメ
ントマージン（同図にてＺ）をも確保する必要があった
。このため、素子全体としてのサイズが大きくなって微
細化ができないという問題点があった。

そこで、本発明は素子のサイズを縮小して微細化に適し
た半導体装置の製造方法を提供することをその目的とし
ている。

〈課題を解決するための手段〉 本発明に係る半導体装置の製造方法にあっては、第１導
電型の半導体基板に第２導電型のエピタキシャル層を形
成する工程と、該エピタキシャル層に第１導電型の第１
の拡散層を形成する工程とを備えた半導体装置の製造方
法において、第１のマスクによって上記第１の拡散層を
被覆する工程と、この第１のマスクにあって第１のコン
タクト形成領域および第２のコンタクト形成領域を同時
に除去することにより、上記第１の拡散層において第２
拡散層形成領域および第３拡散層形成領域の各表面を露
出する工程と、第１のコンタクト形成領域を介して第２
のマスクを第２拡散層形成領域上に被着することにより
、この第２拡散層形成領域の表面を第２のマスクによっ
て被覆する工程と、上記第３拡散層形成領域に第１の導
電型の不純物を注入することにより、第３拡散層を形成
する工程と、第２のマスクを除去して第２拡散層形成領
域の表面を露出する工程と、上記第２のコンタクト形成
領域を介して第３のマスクをこの第３拡散層上に被着す
ることにより、この第３拡散層の表面を第３のマスクに
よって被覆する工程と、上記第２拡散層形成領域に第２
の導電型の不純物を注人することにより、第２拡ｒ４Ｊ
１層を形成する工程と、を含むものである。

〈作用〉 本発明に係る半導体装置の製造方法にあっては、従来通
りの方法でベース工程まで形成する。すなわち、Ｐ型基
板に埋め込み層、エピタキシャル層（コレクタＮ）、を
それぞれ形成し、そのコレクタ層にベース領域を形成す
る。また、ＬＯＧＯ３酸化膜等によってアイソレーショ
ンされている。

そして、例えば第１のＣＶ　Ｄ　Ｍ化膜およびＳＩＮ膜
をこのベース領域の上に被着する。これらが第１のマス
クである。

さらに、エミッタコンタクトおよびベースコンタクトを
形成する領域の上記ＳＩＮ膜およびＣＶＤ酸化膜をレジ
ストをマスクにしてホトエツチングにより同時に除去す
る。この第１のマスクにあって第１のコンタクト形成領
域および第２のコンタクト形成領域を同時に除去ずろこ
とにより、上記第１の拡散ＦＪこおいて第２拡散層形成
領域および第３拡散層形成領域の各表面を露出するもの
である。この結果、マスクのバターニング精度に依存さ
れてこれらのコンタクト間の間隔等が決定される。

そして、このようにして露出したシリコン基板表面を例
えば約５００人の厚さに熱酸化した後、エミッタコンタ
クトおよびコレクタコンタクト形成領域を介してこの基
板表面に、上記ＣＶＤ酸化膜のセルファラインによって
、Ａｓを注入する。

同様にしてベースコンタクト形成領域にボロンを注入す
る。

さらに、第２０ＣＶＤ酸化膜を形成後、所定のアニール
を行い上記イオン注入した不純物の活性化を行う。この
結果、各拡散層が形成されるものである。

この後、所定の配線工程を経てＩＣが完成されることと
なる。

〈実施例〉 第１図（Ａ）〜、（Ｇ）は本発明に係る半導体装置の製
造方法の第１実施例に係るその各工程での半導体装置の
各工程を示す断面図である。

まず、第１図（Ａ）には、半導体基板にコレクタ領域を
形成し、さらに該コレクタ領域にベース領域を形成した
状態を示している。第１導電型の半導体基板に第２導電
型のエピタキシャル層を形成する工程と、該エピタキシ
ャル層に第１導電型の第１の拡散層を形成ずろ工程とを
示しているものである。

すなわち、例えばＰ型の半導体基板２０１にＮ型のコレ
クタ埋込層２０３を形成し、ざらにこの基板２０１上に
エピタキシャル成長によってＮ型のコレクタ層２０５　
（第２導電型のエピタキシャル層）を形成ずろ。

そして、アイソレーション拡散によってこのコレクタ層
２０５を分離した後、該コレクタ層２０５の所定領域に
ボロンイオンを注入し・てＰ型のベース領域２０７〈第
１導電型の第１の拡散層）を形成する。２０９はＰ型の
分離層である。また、コレクタ層２０５にはイオン注入
によって高濃度のＮ型不純物層であるコレクタコンタク
ト層２１１が形成されている。さらに、ＬＯＧＯＳプロ
セスによってＬＯＧＯＳ酸化膜２１３によって分離され
ている。

次に、第１のマスクによって上記第１の拡散層２０７を
被覆した後、この第１のマスクにあって第１のコンタク
ト形成領域および第２のコンタクト形成領域を同時に除
去することにより、上記第１の拡散層２０７において第
２拡散層形成領域および第３拡散層形成領域の各表面を
露出した状態が第１図（Ｂ）において示されている。

すなわちこの第１図（Ｂ）に示すように、Ｃ■Ｄプロセ
スによって酸化膜（ＳｉＯ２）２１５を例えば５００ｎ
ｍ　（５，０ＯＯＡ）の厚さに被着し、ざらにこのＣＶ
Ｄ膜２１５上にＳＩＮ膜２１７を例えば１１００ｎの厚
ざに被着する。このＣＶＤ膜２１５および５ＩＮＩＩ２
１７が全体として第１のマスク２１９である。

そして、ホトレジスト２２１をこのマスク２１９の上に
塗布した後所定のバターニングによって、この第１のマ
スク２１９にあってエミッタコンタクト形成領域２２３
（第１のコンタクト形成領域）、ベースコンタクト形成
領域２２５（第２のコンタクト形成領域）、および、コ
レクタコンタクト形成領域２２７を同時に除去する。

この結果、第１の拡散層であるベース領域２０７におい
て第２拡散層（エミッタ領域）形成領域および第３拡散
層（ベースコンタクト領域）形成領域の各表面が露出さ
れるものである。

次いて、第１図（Ｃ）に示すように、上記第２のコンタ
クト形成領域２２５を介して第３のマスク２３１を第３
拡散層形成領域上に被着することにより、この第３拡散
層形成′ＪＬ域の表面を第３のマスク２３１によって被
覆し、さらに上記第２拡散層形成領域に第２の導電型の
不純物を注入することにより、第２拡散層（エミツタ層
）を形成する。

すなわぢ、このＣＶＤ膜２１５、ＳＩＮ膜２１７の一部
２２３．２２５を除去してこのベース領域２０７のエミ
ッタ形成領域およびベースコンタクト形成領域を露出す
る。その後、露出した基板表面を約５０ｎｍの深さだけ
熱酸化し、またベースコンタクト形成領域２２５をホト
レジスト２３１によって被覆してエミッタ形成領域にＬ
記第１のマスク２１９のセルファラインによって第２の
導電型の不純物Ａｓを注入する。と同時にコレクタコン
タクト形成領域２２７を通ってＡｓをコレクタコンタク
ト層２１１に注入するものでもある。

なお、第３のマスク２３１のアライメントは従来の拡散
層間のそれよりもラフでよい。

次いて、第１図（Ｄ）に示すように、第３のマスク２３
１を除去して第３拡散層形成領域の表面を露出する。そ
の後、Ｌ記第１のコンタクト形成領域２２３を介して第
２のマスク２３３をこの第２拡散層上に被着することに
より、この第２拡散層の表面を第２のマスク２３３によ
って被覆する。

また、上記第３拡散層形成領域に第Ｉの導電型（Ｐ型）
の不純物を注入することにより、第３拡散層（ベースコ
ンタクトＬΔ）を形成する。

すなわち、ホトレジスト２３３によってエミッタ形成領
域を被覆し、ベースコンタクト形成領域２２５を通して
ノ＼−スコンタクト領域にのみ第１導電型の不純物Ｂを
注入する。

そし・で、この後、レジスト２３３を剥趨し、ざらにＣ
ＶＤによって酸化膜（Ｓ　ｉ　０２）　２４１を被着す
る。また、所定のアニールを施してイオン注入不純物の
活性化によって第２拡散層であるエミッタＮ２４３、第
３拡散層であるペースコンタク）、　ｆｉｊｉ　２４．
５を形成する。第１図（Ｅ）にこの状態を示している。

また、第１図（Ｆ）に示すように、この後、異方性エツ
チングを施し、各配線用コンタクトホール形成のために
、ＣＶＤ酸化膜２４１および薄い熱酸化膜を除去する。

この結果、上記ＣＶＤＩ化膜２１５の側壁にＣＶＤ酸化
膜２４１の一部２４７が残存する。

この後、通常の配線用金属をこの上から被着し、この金
属膜に所定のバターニングを施して配線用のコンタクト
ホールを介して各配線２５１，２５３．２５５が形成さ
れる。第１図（Ｇ）はこの状態を示している。その後、
所定のプロセスを１経てＩＣは完成されろ。

〈効果〉 以上説明してきたように、本発明によれば、拡散層に対
してのコンタクトホール、各拡￥１．層間のアライメン
トマージンが減少し、素子サイズを小さくてきる。

また、上記実施例によっては傾斜側壁を有するコンタク
トホールが形成できるため、配線に対するステップカバ
レッジが向上する。

【図面の簡単な説明】

第１図（Ａ）〜（Ｇ）は本発明の第１実施例に係る半導
体装置の各工程の断面図、第２図（Ａ、　）〜（Ｅ）は
従来の製法に係る半導体装置の各工程の断面図である。 ２０１・・・・・・・半導体基板、 ２０Ｆ５・・・・・・・コレクタ層、 ２０７・・・・・・・ベース領域、 ２１９・・・・・・・第１のマスク、 ２２：３・・・・・・・エミッタコンタクＩ・形成領域
、 ２２５・・・・・・・ベースコンタクト形成領域、 ２；３１・・・・・・・第；３のマスク、２３３・・・
・・・・第２のマスク、 ２４３・・・・・・・エミツタ層、 ２４５・・・・・・・ベースコンタクト層。 特許出頓人　　　　　ローム株式会社 代理人　　　　　弁理士　安倍　逸部 第１図 ／ 第 図 第２図

Claims (1)

【特許請求の範囲】
1. （１）第１導電型の半導体基板に第２導電型のエピタキ
   シャル層を形成する工程と、該エピタキシャル層に第１
   導電型の第１の拡散層を形成する工程とを備えた半導体
   装置の製造方法において、第１のマスクによって上記第
   １の拡散層を被覆する工程と、この第１のマスクにあっ
   て第１のコンタクト形成領域および第２のコンタクト形
   成領域を同時に除去することにより、上記第１の拡散層
   において第２拡散層形成領域および第３拡散層形成領域
   の各表面を露出する工程と、第１のコンタクト形成領域
   を介して第２のマスクを第２拡散層形成領域上に被着す
   ることにより、この第２拡散層形成領域の表面を第２の
   マスクによって被覆する工程と、上記第３拡散層形成領
   域に第１の導電型の不純物を注入することにより、第３
   拡散層を形成する工程と、第２のマスクを除去して第２
   拡散層形成領域の表面を露出する工程と、上記第２のコ
   ンタクト形成領域を介して第３のマスクをこの第３拡散
   層上に被着することにより、この第３拡散層の表面を第
   ３のマスクによって被覆する工程と、上記第２拡散層形
   成領域に第２の導電型の不純物を注入することにより、
   第２拡散層を形成する工程と、を含むことを特徴とする
   半導体装置の製造方法。