JPH02189771A - 再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は光デイスク記録再生装置におけるコントロール
トラックデータの再生装置に関する。

〔従来の技術〕

光ディスクにはそのディスクの仕様に関するデ−タがコ
ントロールトラックと呼ばれる領域に書き込まれている
。このコントロールトラックはユーザが使用する領域で
扱われるデータの変調方式と同じ方式で書き込まれてい
る部分（ＳＦＰと呼ぶ）と、第４図に示すフォーマット
および第５図に示す位相変調で書き込まれている部分（
ＰＥＰと呼ぶ）の２つから構成される。従来の技術はＳ
ＦＰのデータを復調する回路のみから構成されていた。

〔発明が解決しようとする課題〕しかしながら、従来の
技術ではＰＥＰのデータを復調する回路がないため、そ
のデータを復調することができなかった。すなわち、光
ディスクにはビームスポットを案内するトラックが予め
刻まれている連続サーボ方式のものと、ある一定間隔で
ビームスポットの通過する左右に刻まれたピットからビ
ームスポットを案内する信号を得るサンプルサーボ方式
のものがあり、両者は第５図に示す変調方式、第４図に
示すフォーマットで書かれたＰＥＰをもつ。

再生装置はＰＥＰに書かれたデータの内容から両者の区
別をするため、ＰＥＰのデータを復調する再生回路が必
要となる。

そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは、構成の簡単なＰＥＰに書かれた
データを復調する再生回路を提供することである。

〔課題を解決するための手段〕

本発明の再生装置は第１図に示す構成からなる。

すなわち、本発明はディスクからの全反射光量を光電変
換し必要量増幅した全和信号を比較器１０１にて適当な
レベルと比較しデジタル化する。そのデジタル信号から
ギャップ検出手段１０２にてパルスが連続して一定時間
入ってこない領域（ギャップ）を検出する。ギャップ検
出手段１０２でギャップが検出されると、その検出タイ
ミングでプリアンブル検出手段１０３を起動する。プリ
アンブル検出手段１０３は起動された直後からプリアン
ブルデータの数を数え、所定の数が入ったことを確認す
る。プリアンブル検出手段の検出タイミングでデータ復
調手段１０４が起動され、１ビツトづつのデータ復調を
開始する。記憶手段１０５および１０６はデータ復調手
段で復調されたデータ（１ビツトずつ）を順次記憶して
いく。ただしデータ復調手段１０４は第４図に示すフォ
ーマットの中のＤＡＴＡと書かれている部分のデータは
記憶手段１０５に転送し、ＣＲＣと書かれている部分の
エラーチェック用データは記憶手段１０６に転送する。

エラー算出手段１０７は記憶手段１０５に記ｔαされた
データからエラーチェック用データを算出する。比較手
段１０８にてエラー検出手段１０７と記憶手段１０６の
内容を比較し、一致したときはエラー無、不一致のとき
はエラー有という信号をつくる。

〔実　施　例〕

以下、本発明について実施例に基づいて詳細に説明する
。

第２図は本発明の再生装置の実施例を示すブロック図で
ある。１１０はディスクから全反射光量を示す全和信号
を適当なレベルでコンパレートしデジタル化するコンパ
レータ、１０９はゲート回路、１１１はコンパレータ１
１０の出力パルス数を計数するカウンタ、１１２は任意
のデータを保持するレジスタ、１１３はカウンタ１１１
とレジスタ１１２の内容を比較し一致すると検出信号を
出力する比較回路、１１４はゲート回路１０９を制御し
、カウンタ１１１を自由にクリアし、レジスタ１１２に
任意の値をロードし比較器１１３の検出信号をモニタし
、タイマ１１５で任意の時間を計ｌ−１することができ
るマイクロコンピュータでＲＯＭ、ＲＡＭ、ポートを内
蔵するワンチップコンピュータ（以下単にＣＰＵと呼ぶ
）である。

第３図（ａ）、（ｂ）、（ｃ）、（ｄ）は本発明の詳細
な説明するフローチャートで以下このフローチャートに
基いて説明する。第３図（ｂ）はギャップ検出に関わる
動作、第３図（Ｃ）はプリアンブル検出に関わる動作、
第３図（ｄ）はデータ復調に関わる動作、第３図（ａ）
はそれらの動作を含めた本発明全体の動作をそれぞれ示
している。

まず記録再生装置がＰＥＰのデータを読む状態になって
いると仮定し、再生装置は第３図（ｂ）示すギャップ検
出を行う。ＣＰＵ１１４は内蔵のＲＡＭ上にカウンタＮ
およびＬを用意し予めクリアする。また、レジスタ１１
２に適当な値をロードし、カウンタ１１１の内容はクリ
アしておく。

この後タイマ１１５をモニタしながら、一定時間Ｔ、た
け待ち、比較回路１１３の出力を見る。すなわち、ギャ
ップとはデータの完く書かれていない領域のことである
からコンパレータ１１０のデジタル出力はそのギャップ
領域ではパルスを含まないはずである。比較回路１１３
の出力は一定数のパルスの入力の有無を示すものである
から、もしパルス人力があったときはまたギャップ領域
ではないとしてカウンタＮをカウントアツプして再び同
様のモニタに入る。ただし、カウンタＮの値が所定の上
限値Ｎ　ｌ１ｌａｘになったらギャップの検出ができな
いとして第３図（ａ）に制御を戻す。

方、パルス入力が無かったときはギャップ領域であると
してカウンタＬをカウントアツプして再び同じモニタを
戻る。ただし、カウンタＬの値が所定の上限値しｆｆ１
ａｘと等しくなったところでギャップ領域であると断定
して第３図（ａ）に制御を戻す。ここで、Ｌｍａｘの値
は第４図のフォーマットに従うとＬＩｌｌａｘ≦１１と
なる。すなわち、連続してカウンタＬがカウントアツプ
されてＬ　ｍａｘになったとき、そこをギャップ領域と
判定する。

次にＣＰＵＩ　１４は第３図（Ｃ）に示すプリアンブル
検出動作に移る。プリアンブルデータビットは０”が書
かれ５ＹＮＣ（同期）ビットは“１”が書かれているた
め、第６図のような信号パルス列が現れる。

ただし、各ビットは第５図に示すように“Ｈ”に相当す
るレベルは細かいパルス列から構成されているが第６図
に示す”Ｈ”は便宜上パルス列のないような書き方をし
ている。さてＣＰＵＩ　１４はカウンタＮとカウンタ１
１１はクリアし、比較器１１３の変化する時点のをモニ
タする。時点のでカウンタ１１１のカウントを禁止し内
容をクリアする。

そして、時点のから１ビット周期の半分の時間Ｔｎｌだ
け待ち再びカウンタ１１１のカウントを許可する。この
時点先０とする。この時点（ｅから時間Ｔｎ２　　（＜
Ｔｎ＋）だけ待ち、パルスが入力したかどうかをみる。

もし入力すればこの領域はプリアンブルのデータが書か
れていないと判定する。入力しなければプリアンブルデ
ータとみなし、カウンタ１１１の内容をクリアし次のパ
ルス列の入力する時点◎をモニタする。時点■と時点◎
の時間Ｔをタイマ１１５を利用して算出し、所定の値Ｔ
ｍと比べ小さいときは次のプリアンブルビットの判定ル
ーチンに戻る。通常、プリアンブルビットが来ていると
きはＴ＜Ｔｍという関係が成立し、５ＹＮＣ（同期）ビ
ットが来ると時間ＴはＴ＞Ｔｍとなる。この時点でＣＰ
ＵＩ　１４はカンウタＮをカウントアツプした後で、カ
ウンタＮが所定の数値Ｎｐ（すなわち第４図に示すフォ
ーマツ；・て１６）と等しいか比べ、等しければプリア
ンブル領域と断定する。等しくなければ決められたフォ
ーマットと違うと断定し、それぞれ制御を第３図（ａ）
に戻す。

プリアンブル検出がうまくいくと、ＣＰＵＩ　１４は第
３図（ｄ）に示すデータ復調の動作に移る。

このルーチンのスタート時点は第７図■である。

ＣＰＵＩ　１４はカウンタ１１１のカウントを禁止し、
内容をクリアし１／２ビット周期Ｔｎ１だけ待、った後
、一定時間Ｔｎ２だけカウンタ１１１のカウントを許可
する。第７図に示すようにもし”０°であるとパルス列
が入力する。ＣＰＵ１１４はカウンタ１１１のカウント
を禁止し内容をクリアする。そして予めＲＡＭ上に割り
当てた領域の所定のビットをクリアする。１／２ビット
周期Ｔｎ１待ち、エラーチェック用データの算出（ＣＲ
Ｃの計算）を行い、カウンタＮをカウントアツプし、所
定のビット数Ｎｄを読んだかどうか判断し、再び同様の
モニタに戻る。もし、データビットが“１″であるとパ
ルス列が入力しない。そのときはカウンタ１１１の内容
をクリアする。そして再びパルス列が入ってくる時点■
をモニタし、カウンタ１１１のカウントを禁止し、内容
をクリアし所定のＲＡＭ上のビットをセットする。エラ
−チェック用データの算出（ＣＲＣの計算）を行い、カ
ウンタＮをカウントアツプし所定のビット数Ｎｄと比較
し再び同様のモニタに移る。所定のビットだけデータを
読んだら第３図（ａ）に制御を戻す。ＣＰＵＩ　１４は
ＲＡＭ上に読み込んだエラーチェック用データと、エラ
ーチェック用データ以外のデータから決められた手続き
で算出されたエラーチェック用データを比べ一致してい
るときは再生成功、一致していないときは再生失敗とみ
なす。前述したエラーチェック用データを算出する手続
きについての説明は省略する。本実施例では第３図（ｄ
）で１ビツト復調したらエラーチェック用データを計算
してきたが、データを全部復調した後で計算してもよい
。

〔発明の効果〕

以上説明したように本発明の構成によれば、−定時間間
隔で人力パルスの有無をみることでギャップの検出を行
い、一定のパルス数が入力時点を基学に１／２ビット周
期後一定時間パルス入力の有無をモニタし“０“または
“１”を判定することによりプリアンブルの検出および
データの復調を行うことで簡単な構成でＰＥＰ領域のデ
ータの再生ができる。また、データ“１”で各データビ
ットの同期をとるため、ディスクの回転変動に非常に強
いし、人力パルス列の有無をレジスタの任意の値で自由
に変えられるためノイズパルスに非常に強いという効果
を有する。

【図面の簡単な説明】

第１図は本発明の再生装置の構成を示すブロック図。 第２図は本発明の再生装置の一実施例の構成を示す図。 第３図（ａ）、（ｂ）、（ｃ）、（ｄ）は本発明の再生
装置の動作を示すフローチャート。 第４図（ａ）、（ｂ）はＰＥＰデータのフォーマットを
示す図。 第５図はＰＥＰデータの変調方式を示す図。 第６図はプリアンブルデータのタイムチャート。 第７図はデータビットのタイムチャート。 １０１　　・ １０３　・ １０４　・ １０５　・ １０７　令 １０８・ １０９　　争 １１０　・ １１１　・ １１４　・ １１５　・ 比較器 ギャップ検出手段 プリアンブル検出手段 データ復調手段 記憶手段 記憶手段 エラー検出手段 比較手段 ゲート回路 コンパレータ カウンタ レジスタ 比較回路 ＣＰＵ タイマ 以 上 出願人　セイコーエプソン株式会社 代理人　弁理士　上　柳　雅　誉（他１名）（ｂ） 第３図 （α） 第３図 （Ｃ） 第 図 （ｂ） 晃 牟 図

Claims (1)

1. 【特許請求の範囲】 （ａ）位相変調されたデータが記録されている光ディス
   クに光ビームを照射し、前記光ビームの反射光から前記
   データを再生する再生装置において、 （ｂ）前記反射光を光電変換し必要量まで増幅した全和
   信号を適当なレベルと比較しデジタル化する比較器と、 （ｃ）前記比較器のデジタル信号出力から一定時間パル
   スが連続して現れない領域を検出するギャップ検出手段
   と、 （ｄ）前記ギャップ検出手段のギャップ検出タイミング
   で起動し前記比較器の出力信号が所定のプリアンブルデ
   ータを含むかどうか確めるプリアンブル検出手段と、 （ｅ）前記プリアンブル検出手段のプリアンブル検出タ
   イミングで起動し前記比較器の出力信号を復調するデー
   タ復調手段と、 （ｆ）前記データ復調手段の出力のうち所望のデータを
   記憶する第１の記憶手段と、 （ｇ）前記データ復調手段の出力のうちエラーチェック
   用データを記憶する第２の記憶手段と、 （ｈ）前記第１の記憶手段の内容から予め決められた手
   順でエラーチェック用データを算出するエラー算出手段
   と、 （ｉ）前記第２の記憶手段のエラーチェック用データと
   前記エラー検出手段のエラーチェック用データを比較し
   エラーの有無を決定する比較手段からなることを特徴と
   する再生装置。