JPH02185788A - 強誘電体集積回路 - Google Patents
強誘電体集積回路Info
- Publication number
- JPH02185788A JPH02185788A JP1005809A JP580989A JPH02185788A JP H02185788 A JPH02185788 A JP H02185788A JP 1005809 A JP1005809 A JP 1005809A JP 580989 A JP580989 A JP 580989A JP H02185788 A JPH02185788 A JP H02185788A
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric substance
- mosfet
- integrated circuit
- flip
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000126 substance Substances 0.000 title abstract 10
- 239000004065 semiconductor Substances 0.000 claims description 2
- 230000005855 radiation Effects 0.000 abstract description 7
- 239000013078 crystal Substances 0.000 abstract description 2
- 238000006073 displacement reaction Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 101150079361 fet5 gene Proteins 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は書き込み、消去可能な論理回路の集積化回路に
関する。
関する。
［発明が解決しようとする課題］
しかし、上記従来技術によると、耐放射線性が悪いと云
”５課頭があった。
”５課頭があった。
本発明は、かかる従来技術の課題を解決し、耐放射線性
が良好な書き込み、消去可能な論理回路の集積化回路に
関する。
が良好な書き込み、消去可能な論理回路の集積化回路に
関する。
［課題を解決するための手段］
上記課題を解決するために、本発明は、強誘電体集積回
路に関し、半導体集積回路装置における２つのフリップ
・フロップ回路間にはＭＯＳ型ＦＥＴ・を設置すると共
に、該ＭＯＳ型ＰＥＴのゲートに連結して、強誘電体膜
から成る電圧発生素子を形成する手段をとる。
路に関し、半導体集積回路装置における２つのフリップ
・フロップ回路間にはＭＯＳ型ＦＥＴ・を設置すると共
に、該ＭＯＳ型ＰＥＴのゲートに連結して、強誘電体膜
から成る電圧発生素子を形成する手段をとる。
［従来の技術］
従来、書き込み、消去可能な論理回路に於ては書き込み
、消去部に７０−ティング・ゲート［実施例］ 以下゛、実施例により本発明を詳述する。
、消去部に７０−ティング・ゲート［実施例］ 以下゛、実施例により本発明を詳述する。
第１図は本発明の一実施例を示す強誘電体集積回路図で
ある。
ある。
すなわち、２つのフリップ・フロップ１，２の間にＭＯ
Ｓ ｌＦＥＴ３を挿入し、該ＭＯ８ＦＥＴ３のゲート
に強誘電体素子４が結線されて成り、該強誘電体素子４
への情報書き込みは、情報書き込み素子５により、Ｘ、
Ｙデコーダからの情報すなわち、電位を強誘電体素子４
に印加し、記憶させて、例えば強誘電体素子４に、５■
程度の電位を発生させると、ＭＯＳ ｌＦＥＴ５の閾
値電圧を１■とすると、ＭＯＳ ＦＥＴ３はＯＮ状態
となり、フリップ・フロップ回路１と２は、結線された
状況となり、強誘電体素子４がＯｖの場合には、ＭＯＳ
ＦＥＴ５はＯＦＦ状態となり、フリップ・７０ツブ
回路１．２は結線されないこととなる。
Ｓ ｌＦＥＴ３を挿入し、該ＭＯ８ＦＥＴ３のゲート
に強誘電体素子４が結線されて成り、該強誘電体素子４
への情報書き込みは、情報書き込み素子５により、Ｘ、
Ｙデコーダからの情報すなわち、電位を強誘電体素子４
に印加し、記憶させて、例えば強誘電体素子４に、５■
程度の電位を発生させると、ＭＯＳ ｌＦＥＴ５の閾
値電圧を１■とすると、ＭＯＳ ＦＥＴ３はＯＮ状態
となり、フリップ・フロップ回路１と２は、結線された
状況となり、強誘電体素子４がＯｖの場合には、ＭＯＳ
ＦＥＴ５はＯＦＦ状態となり、フリップ・７０ツブ
回路１．２は結線されないこととなる。
従来技術による場合は、ＭＯＳ Ｆ’ＥＴ５又は強誘
電体素子４が７０−ティング・ゲー）ＭＯＳＦＥＴで構
成される訳であるが、７０−ティング・ゲー）ＭＯＳ
ＦＥＴの場合、耐放射線性が劣るのに対し、強誘電体
膜から成る強誘電体素子は結晶粒子の変位による記憶作
用があるため耐放射線性にきわめてすぐれたものとなる
作用がある。
電体素子４が７０−ティング・ゲー）ＭＯＳＦＥＴで構
成される訳であるが、７０−ティング・ゲー）ＭＯＳ
ＦＥＴの場合、耐放射線性が劣るのに対し、強誘電体
膜から成る強誘電体素子は結晶粒子の変位による記憶作
用があるため耐放射線性にきわめてすぐれたものとなる
作用がある。
［発明の効果］
本発明により、耐放射線性にすぐれた書き込み、消去可
能な論理回路の集積化回路を提供する事ができる効果が
ある。
能な論理回路の集積化回路を提供する事ができる効果が
ある。
第１図は本発明の一実施例を示す強誘電体集積回路図で
ある。 １．２・・・・・・フリップ・７リツプ回路５ ・・
・・・・ＭＯＳ １１’ＥＴ４ ・・・・・・強誘
電体素子 ５ ・・・・・・情報書き込み素子 以上
ある。 １．２・・・・・・フリップ・７リツプ回路５ ・・
・・・・ＭＯＳ １１’ＥＴ４ ・・・・・・強誘
電体素子 ５ ・・・・・・情報書き込み素子 以上
Claims (1)
- 半導体集積回路装置における２つのフリップ・フロップ
回路間には、ＭＯＳ型ＦＥＴが設置されると共に、該Ｍ
ＯＳ型ＦＥＴのゲートに連結して、強誘電体膜から成る
電圧発生素子が形成されて成る事を特徴とする強誘電体
集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1005809A JPH02185788A (ja) | 1989-01-12 | 1989-01-12 | 強誘電体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1005809A JPH02185788A (ja) | 1989-01-12 | 1989-01-12 | 強誘電体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02185788A true JPH02185788A (ja) | 1990-07-20 |
Family
ID=11621411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1005809A Pending JPH02185788A (ja) | 1989-01-12 | 1989-01-12 | 強誘電体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02185788A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0811981A2 (en) * | 1996-06-06 | 1997-12-10 | Nec Corporation | Method of controlling non-volatile ferroelectric memory cell for inducing a large amount of electric charge representative of data bit |
| US5753946A (en) * | 1995-02-22 | 1998-05-19 | Sony Corporation | Ferroelectric memory |
-
1989
- 1989-01-12 JP JP1005809A patent/JPH02185788A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5753946A (en) * | 1995-02-22 | 1998-05-19 | Sony Corporation | Ferroelectric memory |
| EP0811981A2 (en) * | 1996-06-06 | 1997-12-10 | Nec Corporation | Method of controlling non-volatile ferroelectric memory cell for inducing a large amount of electric charge representative of data bit |
| EP0811981A3 (en) * | 1996-06-06 | 1999-11-17 | Nec Corporation | Method of controlling non-volatile ferroelectric memory cell for inducing a large amount of electric charge representative of data bit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7440337B2 (en) | Nonvolatile semiconductor memory apparatus having buffer memory for storing a program and buffering work data | |
| JP2853217B2 (ja) | 半導体メモリ | |
| JPH01161770A (ja) | 不揮発性半導体記憶装置 | |
| JPH0247039B2 (ja) | ||
| JP4047001B2 (ja) | 不揮発性半導体メモリ装置、そのローカルロウデコーダ構造、及び半導体メモリ装置、同装置でのワードライン駆動方法 | |
| JPS63153799A (ja) | 半導体メモリ | |
| JP2933090B2 (ja) | 不揮発性半導体記憶装置 | |
| US4803662A (en) | EEPROM cell | |
| JPH02185788A (ja) | 強誘電体集積回路 | |
| JP2003051196A5 (ja) | 不揮発性メモリ及びそれを用いた電子機器 | |
| US6115293A (en) | Non-volatile semiconductor memory device | |
| JPH03296986A (ja) | 半導体記憶装置 | |
| JPS593000B2 (ja) | 半導体メモリ装置におけるデ−タ保護回路 | |
| JPH10334073A (ja) | １チップマイクロコンピュータ | |
| JP2591324B2 (ja) | 半導体記憶集積回路 | |
| JPH03101168A (ja) | 半導体不揮発性メモリ | |
| JPH11176153A (ja) | 半導体集積回路 | |
| JPS59162694A (ja) | 半導体メモリ | |
| JPS6233392A (ja) | 半導体不揮発性メモリ装置 | |
| JPS59135699A (ja) | 半導体記憶装置 | |
| JP2569759B2 (ja) | 不揮発性ランダム・アクセス・半導体メモリ | |
| JPS6233393A (ja) | 半導体不揮発性メモリ装置 | |
| JP2003007877A5 (ja) | ||
| JPH025290A (ja) | 半導体メモリ | |
| JPS6410108B2 (ja) |