JPH0218515A - ビーム走査型記録装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、レーザプリンタ等のビーム走査型記録装置に
関する。

（従来の技術） ビーム走査型記録装置においては、画像の各ラインごと
に画像情報に応じて断続的に発光させたレーザビームで
感光体を露光し、電子写真プロセスによりペーパーに画
像を記録する。レーザビームで感光体を走査するため、
ポリゴンミラーなどの回転する光偏向器が用いられる。

レーザビームは、たとえばポリゴンミラーの回転に伴い
、感光体上に１本のラインを記録する。感光体はこのラ
イン方向と垂直の方向に回転する。感光体の回転に伴い
画像の各ラインが感光体上に記録され画像全体が記録さ
れていく。

ところで、光偏向器から感光体までの距離は、感光体上
の走査ライン上の位置（たとえば、中央と両端）により
異なり、レーザビームの感光体上の走査速度は一定では
ない。そこで、従来は、レーザビームの各走査位置の間
隔を一定にするため、ｒθレンズを用いてレーザビーム
の方向を補正していた。

（発明が解決しようとする課題） 本出願人が別に開示した特許出願においては、ｆθ特性
を記憶したメモリを用い、メモリから読み出した時間間
隔（クロック数）でデジタル回路を用いてレーザダイオ
ードを発光するタイミングを与える。これによりｆθレ
ンズを用いずに温度特性よく感光体上の走査位置を制御
できる。

ところで、メモリに記憶される時間間隔により報に応じ
て発光されるレーザビームを光偏向器で感光体上に走査
して記録するビーム走査型記録装置において、感光体上
の走査線上のドツト位置に近いレーザビームの走査位置
を与えるクロック数データと遅延段数データとからなる
ｆθ特性データを各ドツト位置に対応するアドレスに順
次記憶するｒθ特性記憶手段と、基準タロツクを発生す
るクロック回路と、ｆθ特性記憶手段から送られたクロ
ック数だけ基準クロックをカウントするとドツトクロッ
クを発生ずるカウンタ手段と、基準クロックの周期より
短い遅延時間を生じる遅延素子を、少くとも遅延時間の
総和が１周期にほぼ等しくなる程度の数だけ直列に接続
してなり、上記のカウンタ手段から送られる遅延段数デ
ータの数の素子を直列に通して、ドツトクロックを出力
する遅延手段と、カウンタ手段が発生するドツトクロッ
クによりｆθ特性記憶手段のアドレスを順次更新するア
ドレス指定手段とを備えたことを特徴とする。

（作　用） 定まる発光タイミングに応じたレーザビームの投射位置
つまり実際のドツト位置とポリゴンミラーの回転数およ
びプリンタのドツト密度（たとえば３００ｄｐｉ）で定
まる正しいドツト位置とは通常−致せず、クロックを基
準として制御する限り両者の差をクロック周期に相当す
る程度以下に制御することはできない。

両者の差を小さくするには、クロックの周期を短くすれ
ばよいが、’Ｉ’　Ｔ　Ｌを用いたデジタル回路の周波
数の限界は、高速のものでも５０〜７５ＭＨｚ程度であ
り、たとえば２０ＭＨｚの基準クロックを用いていた場
合に比へると約１／３程度改善できるだけである。

本発明の目的は、クロックを基準としたデジタル制御を
行いつつも、クロック周期よりもさらに高い精度で実際
のドツト位置を制御することができる高精度のｆθ特性
回路を有するレーザビーム走査型記録装置を提供するこ
とである。

（課題を解決するための手段） 本発明に係るビーム走査型記録装置は、画像情ｆθ特性
記憶手段には、クロック数データと遅延段数データとを
記憶しておく。また、遅延手段では、レーザタイオード
の発光のタイミングを与えるｆθ特性回路の基準クロッ
ク周期より短い遅延時間をもつ遅延素子を複数個直列に
接続し、異なるタイミングのクロック信号を発生できる
。クロック数データは、感光体上の走査線上のドツト位
置に近いレーザビームの走査位置を与えるように定めら
れている。カウンタ手段でこのクロック数をカウントし
て画像クロックを発生させ、遅延手段に送る。遅延手段
では、遅延段数データに応じて、遅延時間のばらつきが
さらに小さくなるように画像クロックを遅延させ、発光
タイミングを精度よく発生ずる。遅延素子の遅延時間は
、遅延時間調整手段を用いてｆθ特性記憶手段に記憶し
である遅延段数データの基準となった所定の値に変化さ
せておくことができる。これにより、遅延素子の特性の
ばらつきの影響を小さくできる。

（実施例） 以下、添付の図面を参照して本発明の実施例を説明する
。

（ａ）　　レーザプリンタ走査系 第２図は、本発明に係るレーザプリンタの走査系の概略
を示す図である。

レーザヘッド（１）内の半導体レーザ（Ｉａ）から出射
されるレーザビーム（２）は、コリメータレンズ（３）
によって平行光にされ、高速回転するポリゴンミラー（
４）のある反射面（４ａ）で反射される。

回転式光偏向器の一例であるこのポリゴンミラー（４）
の回転に伴い、平行光となって入射するレーザビーム（
２）に対する各反射面（４ａ）の傾きか変化する。これ
により、反射後のレーザビーム（２）は、その進行方向
が偏向されて感光体ドラム（５）の長手方向に向かって
破線（７）のように走査される（この方向が主走査方向
である）。この反射後のレーザビーム（２）は、表面が
一様に帯電された回転する感光体ドラム（５）上に結像
され、その強度に応じて結像位置の帯電電位を減衰させ
る。

一方、筒状の感光体である感光体ドラム（５）は、ポリ
ゴンミラー（４）の回転に同期して一定速度で回転する
ように構成されている（この回転方向が副走査方向であ
る）。

そして、この感光体ドラム（５）の回転に伴って前述の
レーザビーム（２）の走査が繰り返されることによって
、感光体ドラム（５）上に画像情報に応じた静電潜像が
形成されるのである。

その後、図示は省略するが、着色顔料であるトナーをこ
の静電潜像に選択付着させて現像する。

そして、出力用紙をトナー付着面に密着させて紙面上に
トナーを転写する。さらに、加熱によってこのトナーを
融解して出力用紙に定着させ、出力画像を得る。

また、感光体ドラム（５）よりも走査上手側に、ホトセ
ンサ（６）を設けである。このホトセンサ（６）は、ポ
リゴンミラー（４）で反射された後のレーザビーム（２
）によって１走査線の走査の初めに走査されたときに光
電流を出力する。この光電流は、波形整形回路（１１）
によって整形され、同期信号［Ｓ　ＯＳ　］（ａ）とし
てイメージコントロール回路（１２）に入力されろ。

この同期信号［ＳＯＳ］（ａ）を受けて、イメージコン
トロール回路（１２）においては、内蔵のタイマにより
計時される一定時間後、即ち、走査されるレーザビーム
（２）がホトセンサ（６）の位置から感光体ドラム（５
月二の記録開始位置に到達するのに相当する時間後に、
キャラクタジェネレータ（１３）にデータ要求信号（ｂ
）を送り、画像データ（ｃ）を受は取る。そして画像情
報（ｄ）の出力が開始される。そして、レーザ駆動回路
（１４）は、この画像情報（ｄ）を受け、それに基づい
た半導体レーザ（Ｉａ）への励起電流（ｅ）の出力を開
始する。

この同期信号［ＳＯ９］（ａ）は、感光体ドラム（５）
の回転方向、即ち、副走査方向に関して、繰り返される
レーザビーム（２）の走査により形成される静電潜像の
開始位置を揃え、記録のジッタの発生を回避するための
ものである。

一方、レーザヘッド（１）内にはレーザ駆動回路（Ｉ４
）からの励起電流（ｅ）によって前記レーザビーム（２
）と同時に半導体レーザ（１ａ）から後方に発振される
レーザビーム（２）を受けるホトダイオ一ド（１ｂ）が
設けられている。このホトダイオード（１ｂ）からの出
力信号（ｆ）は、レーザ駆動回路（１４）に入力される
。そして、このホトダイオード（１ｂ）からの出力信号
（ｆ）を用いて、半導体レーザ（１ａ）から前方へ発振
されるレーザビーム（２）のパワーが、半導体レーザ（
１ａ）の温度の変動等に拘らず常に一定になるように、
半導体レーザ（Ｉａ）への励起電流（ｅ）を制御するよ
うに構成しである。このレーザパワーのサンプリングは
、イメージコントロール回路（１２）からのサンプルホ
ールド信号（ｇ）によって行なわれる。

（ｂ）　　ｆθ特性データ 本実施例では、ｒＯ補正を電気的に処理する。

後に説明する第１図は、レーザ駆動回路（１４）の一部
であるｆθ特性補正回路を示す。この回路においては、
ＲＯＭ（５１）にあらかじめ記憶しておいたｆθ特性デ
ータに基きレーザダイオード（１ａ）の駆動タイミング
を発生する。

ＲＯＭ（５］）に記憶するｆθ特性データについて次に
説明ずろ。

いま、感光体上の走査線の中央を通るときを基準として
時刻ｔを表わし、中央を基準としてレーザビームの走査
位置りをあられずと、第３図に示すように、レーザビー
ムの走査位置はρ−Ｌ　ｔａｎ（ｗｔ）の位置にある。

ここに、ポリゴンミラー（４）の角速度をｗ／２としく
すなわちレーザビームの角速度をＷとし）、ポリゴンミ
ラーの反射面（４ａ）のヒーム入射位置から感光体（５
）の主走査方向中央位置までの光路長をＬとする。ここ
で、ポリゴンミラー（４）の回転数を５００　Ｏｒｐｍ
、光路長りを３００ｍｍ、基準クロックを２０ＭＨｚと
すると、角速度實と中央からＴクロック後の走査位置Ｑ
は、次の通りである。

Ｑ　＝　　３００　　ｘ　ｔａｎ　（ｗｔ）ｗ−２Ｘ　
　２π　Ｘ５０００ｒｐｍ ／　６０　ｓｅｃ／　２０　ＭＨｚ　Ｘ　Ｔ−５，２３
６ｘ　　１Ｏ−５Ｔ いま、プリンタのドツト密度を３００ｄｐｉ　とすると
、ドツト間隔は２５．４７３００能−８４７μｍである
。したがって、走査線中央イ」近でのドラ第１表 ト位置（Ｎ＝Ｏ，Ｉ、２．・）とＴクロック後の走査位
置は、第４図に示すようになる。ここで、本実施例では
、ｆθ特性を与えるクロック数Ｔは、ドツト位置を越え
ない最大の整数、ずなわち、８４７ＸＮ≧３００ｔａｎ
（５，２３６Ｘ１０−５Ｔ）の範囲で最大の整数Ｔ（＝
０．５，１０．＋　６．）の間隔のクロック数Ｔ’（−
５，５，６，・）としてＲＯＭ（５１）に記憶される。

なお、第１表は、各クロックＴに対応する走査位置（レ
ーザビームの投射位置）夕を示す。また、第２表は、ク
ロックＴ１このときの中央からの距離Ｑ、およびドツト
位置との差△ａを示す。

以下余白 本実施例では、第５図に遅延回路の原理的な構成を示す
ように、基準クロック信号に対してたとえば４段の遅延
素子（６１〜６４）を直列に接続した遅延手段を設けて
各段からクロック信号φｌ〜φ４を取り出す。いま、基
準クロックを２０　Ｍ　Ｈｚ（周期５０ｎｓ）とし、各
遅延素子の遅延時間をＩｏｎｓとすると、第６図に示す
ように、実質的に５倍のクロック信号が得られる。

したがって、Ｎ番目のドツト位置を越えない最大のクロ
ック数データＴと遅延段数データＬを指定すると、（！
＝　３００　ｊａｎ（ｗｘ　（Ｔ　＋　ｔ／　５　））
となる。

第３表は、各ドツト位置でのデータＴ、Ｔ’、ｔと差Δ
ρを示ず。ここに、Ｔ゛は、各走査位置間の間隔を表す
クロック数である。差へρは最大で遅延時間程度すなわ
ち約３．６％以下になる。こうして、走査位置（レーザ
ビームの投射位置）と正しいドツト位置との差Δσを約
１１５に小さくでき、ｆθ特性が大幅に改善される。

以下余白 遅延素子としては、たとえば安価な高速０ＭＯ８素子７
４Ｉ−ＩＣＯＯを用いる。ＩＣの伝播遅延特性は、一般
に製造ロット、動作温度、動作電圧等によりばらつくが
、同じパッケージ内の素子を用いると、一般にある程度
特性をそろえることができる。そこで、同一パッケージ
内の遅延素子を用いる。

ところで０ＭＯ８Ｉ　Ｃの遅延特性は、最大値について
の規格はあるけれども、ばらつきがある。

たとえば、第４表に７４ＨＣＯＯのスイッチング特性を
示す。所定の条件の下で、たとえば伝達遅延時間ｔＰＨ
Ｉ、は、最大値は１５ｎｓ、ＴＹＰ値は８ｎｓであるが
、最小値については規格が定められていない。したがっ
て、遅延特性のばらつきは大きい。

一方、０ＭＯ９Ｉ　Ｃの伝達遅延特性は、電油電圧によ
り変化する。第７図に、７４　Ｉ−Ｉ　Ｃ００の場合の
伝達遅延時間の変化を示す。したがって、電源電圧を可
変にすることにより最適な遅延時間に設定できる。

第３表 第５図の例において、遅延素子（６１〜６４）として７
４ＨＣＯＯを用いると、同一パッケージ内の遅延素子は
電源電圧ｖＤＤを調整して遅延時間を設定できる。この
ため、可変電圧源（６０）を電源端子に接続する。なお
、電源電圧■ＤＤの値は、他の回路素子との接続を考慮
して定める。

以下余白 第５表は、ＲＯＭ（５１）におけるクロック数データ（
Ｔ”−１）と遅延段数データｔを示ず。クロック数デー
タ（Ｔ”−１）は第５ビツトから第３ビツトまでの３ビ
ツトに、遅延段数データしは第２ビツトから第０ビツト
までの３ビツトに格納される。

クロック数（Ｔ″−１）は、第１図の回路構成ではドツ
トクロックカウンタ（５７）に設定したデータより１つ
多く数えるため、第３表のデータより１つ少ない。また
、クロック数データ（Ｔ’−１）に対応する遅延段数ｔ
は、第１図の回路構成では、データ入力のタイミングを
考慮して次のアドレスに書かれる。

なお、本実施例では、クロック数と遅延段数はドツト位
置を越えない最大の値としたが、画像の性質に応じて適
当な方式で定めればよい。たとえば、変形実施例ではＮ
ドツト目のドツト位置に最も近い位置となるクロック数
Ｔ（Ｊ）、すなわち、ドツト位置との差Δ１２＝ＮＸ２
５．４／３００−３００ｘｗｘＴ（Ｎ）の絶対値　△ρ
　が最小になるＴを求めてもよい。

第５表 ｆＯ特性データ （′ｒ ｌ） （ｃ）　　ｆθ特性補正回路 以下では、第５表のデータを格納したＲＯＭ（５１）を
用いたｆθ特性補正について説明する。

第１図に示すｆｅ特性補正回路において、第１フリツプ
フロツプ（５２）と第２フリツプフロツプ（５３）とか
らなる回路は、イメージコントロール回路（１２）を介
して送られてくる同期信号［ＳＯ８］（ａ）を基にして
、ＬＳＴＲＴ信号を発生させる。

すなわち、第１フリツプフロツプ（５２）は、同期信号
［ＳＯ８］（ａ）をクロック信号として受信すると直ち
に高レベルにセットされる。そして、第２フリツプフロ
ツプ（５３）は、第１フリツプフロツプ（５２）の出力
信号をクロック回路（５４）からのクロック信号［ＣＬ
Ｋ］に同期して出力する。この出力信号は、第１フリッ
プフロップ回路（５２）をクリアする信号となるととも
に、上記ＬＳＴＲＴ信号となる。したがって、ＬＳＴＲ
Ｔ信号は、クロック信号［ＣＬ　Ｋ］の１周期の間に出
力される。

ＲＯＭアドレスカウンタ（５５）は、ＲＯＭ（５］）の
アドレスを与えるＲＯＭアドレス信号を発生する。上記
のＬＳＴＲＴ信号は、ＯＲゲート（５６）を介してＲＯ
Ｍアドレスカウンタ（５５）をクリアする。したがって
、ＲＯＭ（５１）のアドレスは、ＳＯ８同期信号に同期
して“０“′に戻ることになる。

なお、頁の先頭のラインの場合は、印字に先立ちＲＥＳ
ＥＴ信号がＯＲゲート（５６）を介して入力され、ＲＯ
Ｍアドレスは“０”になっている。

このとき、ＲＯＭ（５１）はアドレス“０”のクロック
数データＴ゛−１をドツトクロックカウンタ（５７）に
出力する。同時に、上記のＬＳＴＲＴ信号が、ＯＲゲー
ト（５８）を介してドツトクロックカウンタ（５７）の
ＬＯＡＤ端子に送られ、このクロック数データＴ゛−１
がドツトクロックカウンタ（５７）に初期値としてプリ
セットされる。この値は、クロック回路（５４）からの
クロック信号を受信するごとに１つ減算される。カウン
ト値がｏ′°に達すると、リップルクロック出力信号［
ＲＣ］が発生される。このリップルクロック信号［ＲＣ
］は、例えば、クロック信号［ＣＬＫ］の周期（５０ｎ
ｓ）に等しいパルス幅で出力され、計４段の遅延素子（
６１らのリップルクロック信号φ０と遅延クロック信号
φ１〜φ４は、それぞれ、対応するＡＮＤゲート（６５
〜６９）の一方入力とされ、各ＡＮＤゲートが開かれた
ときに５つの入力端子を有するＯＲゲート（７０）に送
られる。信号φ０は、ＡＮＤゲート（６５）を介して常
にＯＲゲート（７０）へ出力されている。一方、ＲＯＭ
（５１）の遅延段数データｔは、デコーダ・ラッチ回路
（７１）に送られ、リップルクロック信号［ＲＣ］の立
下りより若干遅れたタイミングでラッチされる。そして
遅延段数を表わす４個の信号（ＩＥＮ　２ＥＮ、３ＥＮ
、４ＥＮ）にデコードされて、対応する遅延段数口のＡ
ＮＤゲート（６６〜６９）の他方の入力端子に送られる
。したがって、遅延段数を表わす信号（ＩＥＮ２ＥＮ、
３ＥＮ、４Ｅ、Ｎ　）により選択されたＡＮＤゲートの
みが遅延クロック信号φ１〜φ４をＯＲゲート（７０）
に送る。こうして、ＯＲゲート（７０）の出力するドツ
トクロック信号の立上りは、信号φ０（ＲＣ）の立上り
に同期し、ドツトクロック信号の立下りは、信号φ０ま
たは選択された遅延り〜６４）を直列接続してなる遅延
回路に送られる。

このリップルクロック信号［ＲＣ］は、同時に、ＲＯＭ
アドレスカウンタ（５５）にクロック信号として送られ
、ＲＯＭアドレスを１つ増加させ“ビとする。このリッ
プルクロック信号［ＲＣ］は、さらに、ＯＲゲート（５
８）を介してドツトクロックカウンタ（５７）のＬＯＡ
Ｄ端子に送られる。これにより、ＲＯＭ（５１）のアド
レス“ピのクロック数データ（Ｔ”−１）がドツトクロ
ックカウンタ（５７）にプリセットされる。以下、同様
に、ドツトクロックカウンタ（５７）にプリセットされ
たクロック数だけクロック信号［ＣＬＫ］を受信するご
とにリップルクロック信号［ＲＣ］が発生される。

遅延回路（第５図参照）は、４段の遅延素子（６１〜６
４）を直列に接続してなり、可変電圧源（６０）を調整
して電源電圧■ＤＤを調整し、ＲＯＭ（５１）に格納し
たｆθ特性データに対応する最適な遅延を生じるように
しておく。遅延回路はりップルクロック信号［ＲＣ］（
φ０ともいう）に加え、４段の遅延クロック信号φ１〜
φ４が発生される。これ０ツク信号（φ１〜φ４のいず
れカつの立下りに同期することになる。そして、このド
ツトクロック信号の立下りが、レーザダイオード（ｌａ
）の発光のタイミングを与える。したがって、すでに説
明したように可変電圧源（６０）を用いて電源電圧を調
整して遅延素子（６１〜６４）の特性がそろうと、第３
表に示したごときわずかな誤差を除いて、正しいｆθ特
性を得ることができるようになる。

なお、実際の遅延時間は、さらに個々のＡＮＤゲート（
６５〜６９）の伝播遅延時間のバラツキによって影響さ
れるので、好ましくは、同一パッケージ内のＡＮＤゲー
トを用いて遅延時間のばらつきを少なくする。

第８図は、感光体ドラム（５）の中央を走査した時点か
らのタイミングチャートを示す。ＲＯＭアドレスカウン
タ（５５）の出力するアドレスは、説明の便宜上、中央
を“０”としている。ドツトクロックカウンタ（５７）
がりップルクロック信号［ＲＣ］を出力すると、ＲＯＭ
アドレスカウンタ（５５）のカウント値が０゛′てあっ
た場合は、カウント値が１”に増加し、ＲＯＭ（５１）
にＲＯＭアドレス信号として送られる。したがって、Ｒ
ＯＭ（５］）は、アドレス゛１”のクロック数データ（
Ｔ’−１）として“４”をドツトクロックカウンタ（５
７）に送る。

そして、次に出力されるリップルクロック信号［ＲＣ］
の立下りで、このクロック数゛４″′がドツトクロック
カウンタ（５７）に設定される。ドツトクロックカウン
タ（５７）は、クロック信号［ＣＬＫ］によりダウンカ
ウントされ、カウント値が“０°゛になるとりップルク
ロック信号［ＲＣ］が出力される。そして、リップルク
ロック信号［ＲＣ］の立下りでＲＯＭアドレスカウンタ
（５５）のカウント値が′２”となり、ＲＯＭ（５１）
はアドレス“２″の遅延段数ｔである”３”をデコーダ
・ラッチ回路（７１）に出力し、デコーダ・ラッチ回路
（７Ｉ）はこのデータをラッチし、デコード信号３ＥＮ
を有効にする。

したがって、リップルクロック信号［ＲＣ］と信号φ３
の論理和がドツトクロックとしてＯＲゲート（７０）か
ら出力される。すなわち、ドツトクロックの立下りは、
信号φ３の立下りに一致する。こ第３図は、レーザビー
ムと走査位置の関係を示す図である。

第４図は、ドツト位置ＮとクロックＴとの関係を示す図
である。

第５図は、遅延素子による遅延クロックの発生を示す図
である。

第６図は、遅延クロックのタイミングチャートである。

第７図は、０ＭＯ８Ｉ　Ｃ（７４Ｉ（Ｃｏ　Ｏ）の伝達
遅延特性の電源電圧依存性のグラフである。

第８図は、ｆ・θ補正のタイミングチャートである。

１ａ・・レーザダイオード、　２・・・レーザビーム、
４・・・ポリゴンミラー　　　５　感光体ドラム、１４
・・・レーザ駆動回路、 ５１・・ＲＯＭ（ｆθ特性記憶手段）、６０・・・可変
電圧源（遅延時間調整手段）、６１〜６４・・・遅延素
子、 φＯ〜φ４・・・クロック信号。

のドツトクロックは、第３表に示した誤差を持つｆθ特
性を示す。

なお、以上では、中央からの走査について述べたが、ス
キャン開始から中央までの動作も同様に行われる。

レーザ駆動回路（Ｉ４）は、レーザビーム（２）が感光
体（５）のイメージエリア内にあるとき、内部のｆθ特
性補正回路から送られるドツトクロックに同期してキャ
ラクタジェネレータ（１３）から受信した画像情報（ｄ
）に対応してレーザダイオード（Ｉａ）の駆動のタイミ
ング信号（ｅ）を出力する。

（発明の効果） レーザビームの走査におけるｆθ特性を安価なＣＭＯ９
ＩＣからなる遅延手段を用いて電気的に温度特性よくか
つ精度よく補正できる。これにより高価な「θレンズが
不要になる。

【図面の簡単な説明】

第１図は、ｆθ特性補正回路の回路図である。 第２図は、レーザプリンタの露光系の概略を示す図であ
る。

Claims (1)

【特許請求の範囲】
1. （１）画像情報に応じて発光されるレーザビームを光偏
   向器で感光体上に走査して記録するビーム走査型記録装
   置において、 感光体上の走査線上のドット位置について各ドット位置
   に近いレーザビームの走査位置を与えるクロック数デー
   タと遅延段数データとからなるｆθ特性データを各ドッ
   ト位置に対応するアドレスに順次記憶するｆθ特性記憶
   手段と、 基準クロックを発生するクロック回路と、 ｆθ特性記憶手段から送られたクロック数だけ基準クロ
   ックをカウントするとドットクロックを発生するカウン
   タ手段と、 基準クロックの周期より短い遅延時間を生じる遅延素子
   を、少くとも遅延時間の総和が１周期にほぼ等しくなる
   程度の数だけ直列に接続してなり、ＣＭＯＳＩＣを遅延
   素子として用い、上記のカウンタ手段から送られるドッ
   トクロックを遅延段数データの数の遅延素子を直列に通
   して出力する遅延手段と、 遅延手段を構成する遅延素子の電源電圧を変化させて遅
   延時間を調整できる遅延時間調整手段と、カウンタ手段
   が発生するドットクロックによりｆθ特性記憶手段のア
   ドレスを順次更新するアドレス指定手段とを備えたこと
   を特徴とするビーム走査型記録装置。