JPH02183552A - 集積回路の製造方法 - Google Patents
集積回路の製造方法Info
- Publication number
- JPH02183552A JPH02183552A JP301989A JP301989A JPH02183552A JP H02183552 A JPH02183552 A JP H02183552A JP 301989 A JP301989 A JP 301989A JP 301989 A JP301989 A JP 301989A JP H02183552 A JPH02183552 A JP H02183552A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- type semiconductor
- element isolation
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 238000002955 isolation Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000012212 insulator Substances 0.000 claims abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 239000012535 impurity Substances 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 3
- 239000000377 silicon dioxide Substances 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000004020 conductor Substances 0.000 description 3
- 230000007261 regionalization Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、集積回路の製造に関し、特に素子分離方法に
関するものである。
関するものである。
従来、集積回路の素子分離を行うためには、第２図の断
面図に示すように、Ｐ型半導体基板１上の一部の領域に
Ｎ層型の埋込層５を形成し、その後全面にＮ型半導体層
６を成長させ、つぎに、埋込層５を囲むように、Ｐ型半
導体基板１に達するまで環状にＰ＋型不純物を拡散して
分離層７を形成し素子分離を行っていた。
面図に示すように、Ｐ型半導体基板１上の一部の領域に
Ｎ層型の埋込層５を形成し、その後全面にＮ型半導体層
６を成長させ、つぎに、埋込層５を囲むように、Ｐ型半
導体基板１に達するまで環状にＰ＋型不純物を拡散して
分離層７を形成し素子分離を行っていた。
前記の従来の方法は、１）埋込層のためのパターン形成
工程、２）埋込層拡散工程、３）Ｎ型半導体層成長工程
、４）素子分離のためのパターン形成及び拡散工程、と
いうように多くの工程を必要とする欠点があった。
工程、２）埋込層拡散工程、３）Ｎ型半導体層成長工程
、４）素子分離のためのパターン形成及び拡散工程、と
いうように多くの工程を必要とする欠点があった。
上記課題に対し本発明では、Ｐ型半導体基板上に全面に
Ｎ層層及びＮ層を形成する工程と、素子分離のために環
状の絶縁体層を用いることによって素子分離を行ってい
る。
Ｎ層層及びＮ層を形成する工程と、素子分離のために環
状の絶縁体層を用いることによって素子分離を行ってい
る。
本発明について図面を用いて説明する。
第１図は本発明の一実施例を説明するための断面図であ
る。第１図において、Ｐ型シリコン基板１の上面に熱拡
散によってＮ＋型型厚導体層２形成し、さらにその上に
、エピタキシャル成長によって１〜３ ）、ｔ ｍ厚さ
で１０１５〜１０１７／ｃｕｔのＮ型不純物を含有する
Ｎ型半導体層３を形成する。
る。第１図において、Ｐ型シリコン基板１の上面に熱拡
散によってＮ＋型型厚導体層２形成し、さらにその上に
、エピタキシャル成長によって１〜３ ）、ｔ ｍ厚さ
で１０１５〜１０１７／ｃｕｔのＮ型不純物を含有する
Ｎ型半導体層３を形成する。
それから、素子分離のための２酸化シリコン層４を上面
から基板１まで達する深さで環状に形成している。
から基板１まで達する深さで環状に形成している。
上記第１の実施例におけるＮ＋＋半導体層と、Ｎ型半導
体層を、連続してエピタキシャル成長法によって形成す
る。さらに、素子分離層をトレンチ（溝掘り）によって
形成する。このような工程でも第１の実施例と同様に、
埋込層のためのパターン形成工程を必要としない。
体層を、連続してエピタキシャル成長法によって形成す
る。さらに、素子分離層をトレンチ（溝掘り）によって
形成する。このような工程でも第１の実施例と同様に、
埋込層のためのパターン形成工程を必要としない。
本発明による方法では、従来必要であった、埋込層形成
のためのパターン形成の工程を無くすことができるとい
う効果を有する。これによって、製造工程が短縮できる
ので製造コスト及び製造日程を各々約１０％低減するこ
とができる。
のためのパターン形成の工程を無くすことができるとい
う効果を有する。これによって、製造工程が短縮できる
ので製造コスト及び製造日程を各々約１０％低減するこ
とができる。
第１図は本発明の一実施例を説明するための断面図、第
２図は従来の素子分離法を説明するための断面図である
。 １・・・・・・Ｐ型シリコン基板、２・・・・・・熱拡
散Ｎ＋＋導体層、３・・・・・・Ｎ型エピタキシャル成
長層、４・・・・・・２酸化シリコン分離層。 代理人 弁理士 内 原 晋
２図は従来の素子分離法を説明するための断面図である
。 １・・・・・・Ｐ型シリコン基板、２・・・・・・熱拡
散Ｎ＋＋導体層、３・・・・・・Ｎ型エピタキシャル成
長層、４・・・・・・２酸化シリコン分離層。 代理人 弁理士 内 原 晋
Claims (1)
- Ｐ型半導体基板上に形成されたＮ型半導体層を環状の素
子分離層により複数の素子領域に分離することを含む集
積回路の製造方法において、前記Ｐ型基板の上にＮ＾＋
型半導体層およびＮ型半導体層を順次全面に形成し、つ
ぎに上面から前記Ｐ型基板に達する深さの素子分離のた
めの環状の絶縁体層を形成することを特徴とする集積回
路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP301989A JPH02183552A (ja) | 1989-01-09 | 1989-01-09 | 集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP301989A JPH02183552A (ja) | 1989-01-09 | 1989-01-09 | 集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02183552A true JPH02183552A (ja) | 1990-07-18 |
Family
ID=11545622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP301989A Pending JPH02183552A (ja) | 1989-01-09 | 1989-01-09 | 集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02183552A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62106644A (ja) * | 1985-10-31 | 1987-05-18 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 半導体構造形成方法 |
| JPS6354741A (ja) * | 1986-08-25 | 1988-03-09 | Res Dev Corp Of Japan | 半導体集積装置の製造方法 |
-
1989
- 1989-01-09 JP JP301989A patent/JPH02183552A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62106644A (ja) * | 1985-10-31 | 1987-05-18 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 半導体構造形成方法 |
| JPS6354741A (ja) * | 1986-08-25 | 1988-03-09 | Res Dev Corp Of Japan | 半導体集積装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3312879A (en) | Semiconductor structure including opposite conductivity segments | |
| KR840005925A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| US4481707A (en) | Method for the fabrication of dielectric isolated junction field effect transistor and PNP transistor | |
| US3390022A (en) | Semiconductor device and process for producing same | |
| US4641172A (en) | Buried PN junction isolation regions for high power semiconductor devices | |
| US5837553A (en) | Method of making high voltage, junction isolation semiconductor device having dual conductivity type buried regions | |
| JPH02183552A (ja) | 集積回路の製造方法 | |
| US3401450A (en) | Methods of making a semiconductor structure including opposite conductivity segments | |
| US5789793A (en) | Dielectrically isolated well structures | |
| GB1279588A (en) | Improvements in or relating to the production of insulated semi-conductor regions in a composite body | |
| JP3877459B2 (ja) | 半導体装置の製造方法 | |
| JPH05283617A (ja) | 半導体装置およびその製造方法 | |
| JPS63287059A (ja) | エピタキシャルウエハの製造方法 | |
| JP2006032481A (ja) | 半導体装置およびその製造方法 | |
| JPH10135235A (ja) | 半導体装置の製造方法 | |
| JPS60260162A (ja) | 半導体装置の製造方法 | |
| JPS63173362A (ja) | 半導体装置の製造方法 | |
| GB1558957A (en) | Isolating semiconductor devices | |
| JPH04280423A (ja) | 半導体装置の製造方法 | |
| KR19980082597A (ko) | 바이폴라 트랜지스터의 소자분리영역 제조 방법 | |
| JPS6255317B2 (ja) | ||
| JP2004527102A (ja) | 半導体基板を備える集積回路 | |
| JPH01179341A (ja) | 複合絶縁分離基板およびその製造方法 | |
| JPH05218187A (ja) | 半導体基板の製造方法 | |
| JPS61208844A (ja) | 半導体装置の製造方法 |