JPH02182083A - アパーチャ補償回路 - Google Patents
アパーチャ補償回路Info
- Publication number
- JPH02182083A JPH02182083A JP1001607A JP160789A JPH02182083A JP H02182083 A JPH02182083 A JP H02182083A JP 1001607 A JP1001607 A JP 1001607A JP 160789 A JP160789 A JP 160789A JP H02182083 A JPH02182083 A JP H02182083A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- point
- amplitude
- maximum value
- limiter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 5
- 230000003111 delayed effect Effects 0.000 claims description 5
- 230000001052 transient effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＴＶ、ＶＴＲ等の映像信号をトランジェント
改善するアパーチャ補償回路に関するものである。
改善するアパーチャ補償回路に関するものである。
第３図は例えば日本放送出版協会昭和６３年３月１日発
行、ＡＶ電子回路、５４頁の図３−２５に開示された従
来のアパーチャ補償回路を示すブロック図であり、同図
において、１は第１の遅延線、２は第２の遅延線、３は
第１の加算器、４は係数器、５は第２の加算器、６はＬ
ＰＦ （低域通過フィルター）、７は第３の加算器であ
る。
行、ＡＶ電子回路、５４頁の図３−２５に開示された従
来のアパーチャ補償回路を示すブロック図であり、同図
において、１は第１の遅延線、２は第２の遅延線、３は
第１の加算器、４は係数器、５は第２の加算器、６はＬ
ＰＦ （低域通過フィルター）、７は第３の加算器であ
る。
次に動作について説明する。Ａ点に入力された信号、（
第２図のＡ）は第１の遅延線ｌにより所望（例えば１８
分）の遅延を受ける。Ｂ点のその出力信号（第２図のＢ
）は第２の遅延線２により例えば１８分の遅延を受けて
０点の信号（第２図のＣ）となる、Ａ点と０点の信号は
第１の加算器３によって加算され（第２図のＡ＋Ｃ）、
さらに係数器４によって係数例えば−工を掛けられてＤ
点の信号（第２図のＤ）になる０次に、係数器４の出力
信号であるＤ点の信号と第１の遅延線ｌにより遅延され
た信号であるＢ点の信号が第２の加算器５によって加算
されてＥ点の信号（第２図のＥ）になる、そして、Ｅ点
の信号がＬＰＦ６によって帯域制限されてＦ点に出力さ
れる。最後にこのＦ点の信号は第３の加算器７によって
Ｂ点の信号に加算されてＧ点のアパーチャ補償信号（第
２図のＧ）となって出力される。
第２図のＡ）は第１の遅延線ｌにより所望（例えば１８
分）の遅延を受ける。Ｂ点のその出力信号（第２図のＢ
）は第２の遅延線２により例えば１８分の遅延を受けて
０点の信号（第２図のＣ）となる、Ａ点と０点の信号は
第１の加算器３によって加算され（第２図のＡ＋Ｃ）、
さらに係数器４によって係数例えば−工を掛けられてＤ
点の信号（第２図のＤ）になる０次に、係数器４の出力
信号であるＤ点の信号と第１の遅延線ｌにより遅延され
た信号であるＢ点の信号が第２の加算器５によって加算
されてＥ点の信号（第２図のＥ）になる、そして、Ｅ点
の信号がＬＰＦ６によって帯域制限されてＦ点に出力さ
れる。最後にこのＦ点の信号は第３の加算器７によって
Ｂ点の信号に加算されてＧ点のアパーチャ補償信号（第
２図のＧ）となって出力される。
従来のアパーチャ補償回路は以上のように構成されてい
るので、オーバーシュート、プリシュートが発生するた
めに画像のトランジェントの改善度を良好にしようとす
ると信号波形の振幅が大き過ぎてしまい、また、本来無
かった輪郭成分がついてしまう等の課題があった。
るので、オーバーシュート、プリシュートが発生するた
めに画像のトランジェントの改善度を良好にしようとす
ると信号波形の振幅が大き過ぎてしまい、また、本来無
かった輪郭成分がついてしまう等の課題があった。
本発明は上記のような課題を解決するためになされたも
ので、オーバーシェード、プリシュートが発生すること
なく、無駄な輪郭成分がつかず、振幅の増大を招くこと
の無いアパーチャ補償回路を得ることを目的とする。
ので、オーバーシェード、プリシュートが発生すること
なく、無駄な輪郭成分がつかず、振幅の増大を招くこと
の無いアパーチャ補償回路を得ることを目的とする。
本発明に係るアパーチャ補償回路は、振幅検波手段で信
号振幅を積出し、振幅制限手段によってオーバーシュー
ト、プリシュートが発生しないようにｒｉ幅を制限する
。
号振幅を積出し、振幅制限手段によってオーバーシュー
ト、プリシュートが発生しないようにｒｉ幅を制限する
。
〔作 用〕
本発明におけるアパーチャ補償回路は、振幅検波手段に
より入力信号及びその遅延信号の内の最大、最小値を検
波して、入力信号から得られトランジェント改善された
アパーチャ補償信号が人力及びその遅延信号の信号振幅
を越えないように振幅制限手段により制限をかけられる
。
より入力信号及びその遅延信号の内の最大、最小値を検
波して、入力信号から得られトランジェント改善された
アパーチャ補償信号が人力及びその遅延信号の信号振幅
を越えないように振幅制限手段により制限をかけられる
。
以下、本発明の一実施例を図面に基づいて説明する。第
１図において、従来例と同一部分には同符号１〜７及び
Ａ−Ｇを付し、Ａ点は第１の遅延線１の入力端子に、Ｂ
点は第１の遅延線１の出力端子と第２の遅延線２０入力
端子との接続部に、０点は第２の遅延線２の出力端子に
各々接続されている。第１の加算器３は、その各入力端
子が、Ａ点、０点に接続され、その出力端子が係数器４
を介してＤ点に接続されている。第２の加算器５は、そ
の各入力端子がＢ点、Ｄ点に接続され、その出力端子に
接続されたＥ点がＬＰＦ６を介してＦ点に接続されてい
る。第３の加算器７は、その各入力端子がＢ点、Ｆ点に
接続され、その出力端子がＧ点に接続されている。８は
入力信号の最大値を検波して出力する最大値検波器で、
その各入力端子がＡ点、Ｂ点、０点に接続され、その出
力端子がＨ点に接続されている。９は入力信号の最小値
を検波して出力する最小値検波器で、その各入力端子が
Ａ点、Ｂ点、０点に接続され、その出力端子が１点に接
続されている。ＩＯは最大値検波器８の出力を上限とし
て第３の加算器７の出力信号を人力して制限する最大値
制限器、ｉｉは最小（ａ Ｎｉ波器９の出力を下限とし
て最大値制限器ｌＯの出力信号を入力して制限する最小
値制限器である。各入力端子がＨ点、Ｇ点に接続された
最大値制限器１０の出力端子と１点が各入力端子に接続
された最小値制限器１１は、その出力端子が５点に接続
されている。
１図において、従来例と同一部分には同符号１〜７及び
Ａ−Ｇを付し、Ａ点は第１の遅延線１の入力端子に、Ｂ
点は第１の遅延線１の出力端子と第２の遅延線２０入力
端子との接続部に、０点は第２の遅延線２の出力端子に
各々接続されている。第１の加算器３は、その各入力端
子が、Ａ点、０点に接続され、その出力端子が係数器４
を介してＤ点に接続されている。第２の加算器５は、そ
の各入力端子がＢ点、Ｄ点に接続され、その出力端子に
接続されたＥ点がＬＰＦ６を介してＦ点に接続されてい
る。第３の加算器７は、その各入力端子がＢ点、Ｆ点に
接続され、その出力端子がＧ点に接続されている。８は
入力信号の最大値を検波して出力する最大値検波器で、
その各入力端子がＡ点、Ｂ点、０点に接続され、その出
力端子がＨ点に接続されている。９は入力信号の最小値
を検波して出力する最小値検波器で、その各入力端子が
Ａ点、Ｂ点、０点に接続され、その出力端子が１点に接
続されている。ＩＯは最大値検波器８の出力を上限とし
て第３の加算器７の出力信号を人力して制限する最大値
制限器、ｉｉは最小（ａ Ｎｉ波器９の出力を下限とし
て最大値制限器ｌＯの出力信号を入力して制限する最小
値制限器である。各入力端子がＨ点、Ｇ点に接続された
最大値制限器１０の出力端子と１点が各入力端子に接続
された最小値制限器１１は、その出力端子が５点に接続
されている。
第２図は上記Ａ点〜Ｊ点の各信号波形を示すタイミング
チャートである。
チャートである。
次に第１図及び第２図を参照して動作について説明する
。Ｇ点の信号（第２図のＧ）を得る迄の動作については
“従来の技術゛の欄で既に述べであるのでその説明を省
略する。そして、一方、Ａ点の信号（第２図のＡ）とＢ
点の信号（第２図のＢ）と０点の信号（第２図のＣ）が
最大値検波器８、最小値検波器９に入力されて、Ａ−０
点の信号の最大信号成分を最大値検波器８にて検波して
Ｈ点の信号（第２図のＨ）が出力され、また、Ａ〜Ｃ点
の信号の最小信号成分を最小値検波器９にて検波して１
点の信号（第２図の１）が出力される。最大値制限器１
０は、最大（ａ検波器８から入力したＨ点の信号を上限
として、第３の加算器７から入力したＧ点の信号を制限
して最小値制限器１１に出力する。最小値制限器１１は
、最小値検波器９から入力した１点の信号を下限として
、最大値制限器ｌＯから入力した信号を制限して５点の
信号（第２図のＪ）にして出力する。この５点の信号は
Ｇ点の信号と比較しても理解されるようにオーバーシュ
ート、プリシェードが除去され、しかも波高値が入力信
号（Ａ点の信号）と同値で、波形が入力よりトランジェ
ントの改善された波形となる。
。Ｇ点の信号（第２図のＧ）を得る迄の動作については
“従来の技術゛の欄で既に述べであるのでその説明を省
略する。そして、一方、Ａ点の信号（第２図のＡ）とＢ
点の信号（第２図のＢ）と０点の信号（第２図のＣ）が
最大値検波器８、最小値検波器９に入力されて、Ａ−０
点の信号の最大信号成分を最大値検波器８にて検波して
Ｈ点の信号（第２図のＨ）が出力され、また、Ａ〜Ｃ点
の信号の最小信号成分を最小値検波器９にて検波して１
点の信号（第２図の１）が出力される。最大値制限器１
０は、最大（ａ検波器８から入力したＨ点の信号を上限
として、第３の加算器７から入力したＧ点の信号を制限
して最小値制限器１１に出力する。最小値制限器１１は
、最小値検波器９から入力した１点の信号を下限として
、最大値制限器ｌＯから入力した信号を制限して５点の
信号（第２図のＪ）にして出力する。この５点の信号は
Ｇ点の信号と比較しても理解されるようにオーバーシュ
ート、プリシェードが除去され、しかも波高値が入力信
号（Ａ点の信号）と同値で、波形が入力よりトランジェ
ントの改善された波形となる。
なお、最大値検波器８及び最小値検波器９はＡ点、Ｂ点
、０点の信号を各入力したが、Ａ点と０点の信号を入力
としても上記実施例と同様の効果を奏する。
、０点の信号を各入力したが、Ａ点と０点の信号を入力
としても上記実施例と同様の効果を奏する。
また、上記実施例では、映像信号処理の内の１つの輝度
信号のアパーチャ補償構成例にて実施例を説明したが、
映像信号処理に限らず、あらゆる信号処理に適用して波
形のトランジェントを改善することが可能である。
信号のアパーチャ補償構成例にて実施例を説明したが、
映像信号処理に限らず、あらゆる信号処理に適用して波
形のトランジェントを改善することが可能である。
以上のように、本発明によればオーバーシュート、プリ
シュートが発生しないように振幅を制限するように構成
したので、オーバーシュート、プリシュートがなく、不
要な輪郭成分がつかず、振幅の増大がないトランジェン
ト改善波形が得られる効果がある。
シュートが発生しないように振幅を制限するように構成
したので、オーバーシュート、プリシュートがなく、不
要な輪郭成分がつかず、振幅の増大がないトランジェン
ト改善波形が得られる効果がある。
第１図は本発明の一実施例によるアパーチャ補償回路の
ブロック図、第２図は回路の各点における信号波形を示
すタイミング図、第３図は従来のアパーチャ補償回路を
示すブロック図である。 図中、ｌ・・・第１の遅延線、２・・・第２の遅延線、
３・・・第１の加算器、４・・・係数器、５・・・第２
の加算器、６・・・ＬＰＦ、７・・・第３の加算器、８
・・・最大値検波器、９・・・最小値検波器、１ｏ・・
・最大値制限器、１１・・・最小値制限器。 なお、図中同一符号は同一、又は相当部分を示す。 代理人 大 岩 増 雄 第１図 第２図
ブロック図、第２図は回路の各点における信号波形を示
すタイミング図、第３図は従来のアパーチャ補償回路を
示すブロック図である。 図中、ｌ・・・第１の遅延線、２・・・第２の遅延線、
３・・・第１の加算器、４・・・係数器、５・・・第２
の加算器、６・・・ＬＰＦ、７・・・第３の加算器、８
・・・最大値検波器、９・・・最小値検波器、１ｏ・・
・最大値制限器、１１・・・最小値制限器。 なお、図中同一符号は同一、又は相当部分を示す。 代理人 大 岩 増 雄 第１図 第２図
Claims (1)
- 入力信号を遅延させて画像のトランジェントを改善する
アパーチャ補償信号を得る回路において、上記入力信号
とその遅延信号の信号振幅を検出する振幅検波手段と、
該振幅検波手段の出力信号により上記アパーチャ補償信
号の振幅を制限する振幅制限手段を備えたことを特徴と
するアパーチャ補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1001607A JPH02182083A (ja) | 1989-01-07 | 1989-01-07 | アパーチャ補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1001607A JPH02182083A (ja) | 1989-01-07 | 1989-01-07 | アパーチャ補償回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02182083A true JPH02182083A (ja) | 1990-07-16 |
Family
ID=11506187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1001607A Pending JPH02182083A (ja) | 1989-01-07 | 1989-01-07 | アパーチャ補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02182083A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6873372B2 (en) | 2000-07-17 | 2005-03-29 | Sanyo Electric Co., Ltd | Clipping circuit and image processing device employing such a clipping circuit |
| US7113357B2 (en) | 1998-02-12 | 2006-09-26 | Rohm Co., Ltd | Semiconductor device and a disk drive apparatus employing such a semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62222777A (ja) * | 1986-03-25 | 1987-09-30 | Nippon Hoso Kyokai <Nhk> | 輪郭補償装置 |
-
1989
- 1989-01-07 JP JP1001607A patent/JPH02182083A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62222777A (ja) * | 1986-03-25 | 1987-09-30 | Nippon Hoso Kyokai <Nhk> | 輪郭補償装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7113357B2 (en) | 1998-02-12 | 2006-09-26 | Rohm Co., Ltd | Semiconductor device and a disk drive apparatus employing such a semiconductor device |
| US6873372B2 (en) | 2000-07-17 | 2005-03-29 | Sanyo Electric Co., Ltd | Clipping circuit and image processing device employing such a clipping circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5038206A (en) | Picture-quality improving circuit | |
| US4204170A (en) | Impulse noise limiter circuit | |
| US5491520A (en) | Contour correcting circuit for sharpening rising and falling edges of video signals | |
| JPH0831974B2 (ja) | ピーキング処理装置 | |
| JPH02182083A (ja) | アパーチャ補償回路 | |
| CA2231828C (en) | Video signal processing | |
| AU719722B2 (en) | Video signal processing | |
| JP2756697B2 (ja) | ビデオ信号処理装置 | |
| JPS6326168A (ja) | 雑音除去回路 | |
| JP2755112B2 (ja) | 輪郭補正回路 | |
| JPH05183778A (ja) | 映像信号補償回路 | |
| JP3233331B2 (ja) | 輪郭補正回路 | |
| SU1140269A1 (ru) | Нелинейный корректор четкости телевизионного изображени | |
| JPH0832055B2 (ja) | ディジタルクリッパ回路 | |
| JPH0215784A (ja) | ノイズ低減回路 | |
| JPH0380787A (ja) | 適応型ノッチフィルタ | |
| JPH01259674A (ja) | 高域強調回路 | |
| JPS61189015A (ja) | 直流再生回路 | |
| JPH02122771A (ja) | アパーチャ補正・雑音除去回路 | |
| JPH02305032A (ja) | ノイズ低減装置 | |
| JPH02237376A (ja) | 輪郭補償装置 | |
| JPH03190488A (ja) | ビデオ信号処理回路 | |
| JPS63292779A (ja) | ノイズ低減回路 | |
| JPH0287781A (ja) | 輪郭強調回路 | |
| JPH01139674U (ja) |