JPH02181569A - 一次元センサの読み取り有効範囲調整方法及び調整装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野　〕 本発明は電子黒板装置やファクシミリあるいはイメージ
スキャナ等のデータ処理装置において、原稿等の読み取
り対象から文字、数字１図形等のデータを読み取る一次
元センサの読み取り有効範囲を調整する方法及びその調
整装置に関するものである。

〔従来の技術　〕

従来のこの種の読み取り有効範囲の調整方法の一例とし
て、特願昭６１−２３９３８１号に開示された技術があ
る。

この調整方法は、読み取り対象を一次元センサ（以下Ｃ
ＣＤセンサ）を用いて光学的に走査し、読み取り対象上
の有効な読み取り範囲と、読み取り対象を読み取った一
次元センサの出力信号における有効なデータの範囲を決
定して次段の信号処理回路に知らせる有効データ信号と
を一致させるもので、前記有効データ信号と常に所定の
位相関係を持つタイミング信号を用い、このタイミング
信号の発生時刻をスイッチ手段により調整できるように
しておく。

そして、前記の位相関係に対応して読み取り対象上に設
けられた表示（マーク）をＣＣＤセンサで読み取り、前
記タイミング信号とＣＣＤセンサの出力信号とをシンク
ロスコープにより同時に観測し、ＣＣＤセンサの出力信
号のうちの前記表示に対応する信号の発生時刻とタイミ
ング信号の発生時刻が一致するように、スイッチ手段を
人手により操作してタイミング信号の発生時刻を調整す
る。

これにより、タイミング信号と所定の位相関係にある有
効データ信号と読み取り対象上の有効な読み取り範囲と
を一致させるものとしている。

〔発明が解決しようとする課題　〕

しかしながら、上述した従来の読み取り有効範囲の調整
方法では、有効データ信号と読み取り対象上の有効な読
み取り範囲とを一致させる際に、調整者が有効データ信
号と所定の関係を持つタイミング信号とＣＣＤセンサの
出力信号とを同時にシンクロスコープにより観測しなが
ら、タイミング信号の発生時刻をスイッチ手段により手
操作で調整しなければならないため、正確な調整が難し
く、調整操作に熟練を要するという問題がある。

つまり従来の技術では、データ処理装置に含まれないシ
ンクロスコープ等の機器が必要で、しかも人手による調
整操作を行わなければならないため、熟練者でないと調
整に偏りが等が生じて、正確な調整を行うことが困難で
あるという問題があった。

本発明このような問題を解決するためになされたもので
、シンクロスコープ等の人手による調整操作用の機器を
必要とせず、装置自身で自動的に正確に読み取り有効範
囲を調整するすることが可能な読み取り有効範囲調整方
法とその調整装置を実現することを目的とする。

〔課題を解決するための手段　〕

上述した目的を達成するため、本発明は読み取り対象を
一次元センサにより読み取るデータ処理装置において、
読み取り対象上に設けた有効な読み取り範囲と範囲外と
を区別する手段と、一次元センサの出力信号のうちの前
記手段に対応する信号と前記有効データ信号の差のビッ
ト数を前記一次元センサの出力信号の前半において計数
する第１の計数手段と、前記差のビット数を前記一次元
センサの出力信号の後半において計数する第２の計数手
段と、前記有効データ信号を発生すると共に前記第１の
計数手段及び第２の計数手段を一定期間有効にする信号
を発生する信号発生手段と、前記両計数手段の計数値を
比較してそれが等しいときは、両計数値の一方が所定の
値か否かを判断し、所定の値でないときは前記有効デー
タ信号の時間的発生タイミングを前後にずらして前記有
効データ信号と前記一次元センサの出力信号における有
効なデータ範囲を一致させるように制御する制御手段と
を備えたものである。

〔作用〕

上述した構成を有する本発明は、前記読み取り対象の有
効な読み取り範囲と範囲外とを区別する手段を一次元セ
ンサで読み取ると共に、その読み取り開始から所定のタ
イミングで信号発生手段から有効データ信号を発生し、
このときの一次元センサの出力信号のうちの前記手段に
対応する信号と前記有効データ信号の差のビット数を、
前記一次元センサの出力信号の前半と後半に分けて前記
信号発生手段からの信号によりそれぞれ第１の計数手段
と第２の計数手段で計数する。

そして制御手段は前半の計数値と後半の計数値を比較し
て、両計数値が等しいときは、両計数値の一方が所定の
値か否かを判断し、所定の値でないときは前記有効デー
タ信号の時間的発生タイミングを前後にずらして前記有
効データ信号と前記一次元センサの出力信号における有
効なデータ範囲を一致させるように制御する。

従ってこれによれば、従来のようにシンクロスコープや
スイッチ手段等の人手による調整操作用の機器を必要と
せず、データ処理装置自身で自動的に正確に読み取り有
効範囲を調整することが可能となる。

〔実施例〕

以下図面を参照して実施例を説明する。

第１図は本発明によるデータ処理装置に適用される一次
元センサの読み取り有効範囲調整装置の一実施例を示す
ブロック図である。

図において１は読み取り対象としての原稿で、この原稿
１０両側部にはマークＭが対称に設けられている。

このマークＭは有効な読み取り範囲（以下有効範囲）Ｗ
とその範囲外を区別する手段で、有効範囲Ｗ内は白地と
し、有効範囲外は黒く塗りつぶした（図面では斜線）も
のである。

前記原稿１には図示しない光源から光が照射され、その
反射光はレンズ２で集光されてＣＣＤセンサ３上に結像
し、このＣＣＤセンサ３により光電変換されて出力され
る。

そしてこのＣＣＤセンサ３の出力信号は増幅器４で増幅
された後に正規化回路５に送られ、この正規化回路５に
より光源の光量不均一等に起因するシェーディング現象
が補正され、正規化されて出力される。

この正規化回路５の出力信号は２値化回路６に送られて
、この２値化回路６により２値化され、その２値信号Ａ
は次段の信号処理回路に出力されると共に、後述する排
他的論理和回路に出力される。

７は信号発生手段としてのタイミングジェネレータで、
このタイミングジェネレータ７は後述する制御回路から
の制御信号に応じてシフト信号ＳＨ，有効データ信号Ｅ
Ｆ、第１カウンタ用のイネーブル信号Ｅａ、第２カウン
タ用のイネーブル信号Ｅｂ、カウンタリセット信号Ｒ３
Ｔ、及びクロック信号Φ等を発生させる。

８は排他的論理和回路、９はＡＮＤ回路、１０は第１の
計数手段としての第１カウンタ、１１は第２の計数手段
としての第２カウンタ、１２はこれら３〜１１の構成要
素を含めてファクシミリ装置等のデータ処理装置全体を
制御するＣＰＵ等から成る制御手段としての制御回路で
ある。

前記排他的論理和回路８は、前記２値信号Ａと前記タイ
ミングジェネレータ７からの有効データ信号ＥＦとの排
他的論理和を取って信号ＢをＡＮＤ回路９に出力し、こ
の信号ＢはＡＮＤ回路９でタイミングジェネレータ７か
らのクロック信号ΦとＡＮＤを取られ、第１カウンタ１
０及び第２カウンタ１１にそれぞれクロックＣとして供
給される。

第１カウンタ１０はタイミングジェネレータ７からリセ
ット信号Ｒ５Ｔが入力された後、第１カウンタイネーブ
ル信号Ｅａにより指示された有効時間中クロックＣをカ
ウントして、カウント結果を制御回路１２に出力する。

同様に第２カウンタ１１はリセット信号Ｒ３Ｔの入力後
、第２カウンタイネーブル信号Ｅｂにより指示された有
効時間中クロックＣをカウントして、カウント結果を制
御回路１２に出力する。

尚、この図では示していないが、本装置はＣＣＤセンサ
３の読み取り有効範囲の自動調整を指示する操作とその
調整結果を出力するための操作盤を備えている。

第２図は前記装置において出力される各信号を示すタイ
ムチャートである。

同図（１）はＣＣＤセンサ３を成す読み取り素子のビッ
ト列を表しており、ｌはその総ビット長を示している。

同図（２）は前記ＣＣＤセンサ３の出力信号が２値化回
路６で処理された後の信号である２値信号Ａを示し、こ
こでは前記総ビット長２の読み取りデータがすべて白で
あった場合（白：１．黒二〇）の状態を表している。

同図（３）はＣＣＤセンサ３のアナログ形式の読み取り
データをビットシリアルに流す図示しないアナログシフ
トレジスタにシフトさせるシフト信号ＳＨを示し、この
シフト信号ＳＨをトリガとしてＣＣＤセンサ３は光電変
換した信号をビットシリアルに出力するものとなってい
る。

同図（４）は有効データ信号ＥＦを示し、この有効デー
タ信号ＥＦはＣＣＤセンサ３の総ビット長！のうちの有
効なデータの範囲であるｒビットを決定して前記信号処
理回路にその範囲を知らせる信号であり、制御回路１２
からの制御信号によってシフト信号ＳＨに対する発生タ
イミング（位相）が任意に設定されるものとなっている
。

同図（５）はＣＣＤセンサ３の総ビット長！の前半ｉ、
／２ビットに対応して第１カウンタ１０を有効にする第
１カウンタ用のイネーブル信号Ｅａを示し、また同図（
６）はＣＣＤセンサ３の総ビット長ｌの後半ｎ／２ビツ
トに対応して第２カウンタ１１を有効にする第２カウン
タ用のイネーブル信号Ｅｂを示している。

同図（７）は前記シフト信号ＳＨの発生直前において第
１のカウンタ１０及び第２のカウンタ１１をリセットす
るリセット信号Ｒ３Ｔである。

更に、同図（８）は前記２値信号Ａと有効データ信号Ｅ
Ｆとの排他的論理和を示す信号つまり排他的論理和回路
９からＡＮＤ回路９へ出力される信号Ｂを示しており、
図中のｅはＣＣＤセンサ３の総ビット長ｌの前半におけ
る２値信号Ａと有効データ信号ＥＦとの差のビット数、
またｇは後半における２値信号Ａと有効データＥＦとの
差のビット数で、従って前記ＣＣＤセンサ３の総ビット
長！は、 ！ビット＝ｅビット＋ｆビット＋ｇビットである。

次に、上述した構成を有する調整装置を使用する一次元
センサの読み取り有効範囲調整方法について、前記第１
図及び第２図と共に第３図〜第６図を用いて説明する。

第３図は本発明による読み取り有効範囲調整方法の一実
施例を示すフローチャート、第４図〜第６図は第１図に
対応する信号を示すタイムチャートである。

まず原稿１上のマークＭとＣＣＤセンサ３のビット列が
第４図に示す関係つまりＣＣＤセンサ３のビット列に対
してマークＭが左に偏っている場合について説明する。

尚、以下の説明は第３図にＳで示したステップに従って
行うものとする。

まず、調整者は図示しない光源の光軸、レンズ２の焦点
等を調整した後、第１図に示す原稿１をそのマークＭが
ＣＣＤセンサ３で読み取れる位置にセットし、図示しな
い操作盤によって調整開始を指示する信号を入力する。

これにより制御卸回路１２はＣＣＤセンサ３にマークＭ
を含む原稿１上のデータを１ライン分読み取らせると共
に、タイミングジェネレータ７から第４図（４）に示す
シフト信号ＳＨ及びクロック信号Φを図示しないアナロ
グシフトレジスタに対して発生させる（Ｓｌ）。

ここで読み取られたデータはＣＣＤセンサ３で光電気変
換されて出力される。この出力は前記シフト信号ＳＨを
トリガとして行われる。

そしてＣＣＤセンサ３からの出力信号は増幅器４に送ら
れ、この増幅器４により増幅された後、正規化回路５に
より光源の光量不均一等に起因するシェーディング現象
が補正され、正規化された後２値化回路６に送られて２
値化される。

本例では第４図（１）に示したマークＭが同図（２）に
示したＣＣＤセンサ３のピント列に対して左にずれてい
るため、同図（３）に示した２値信号Ａが２値化回路６
から出力されることになる。

尚、前記正規化回路５による補正、及び２値化回路６に
よる２値化はタイミングジェネレータフにより所定のタ
イミングで発生されるクロック信号Φに基づいて行われ
る。

次に制御回路１２は、前記シフト信号ＳＨに対して所定
のタイミングで有効データ信号ＥＦを発生させるための
制御信号をタイミングジェネレータフに出力し、これに
基づいてタイミングジェネレータ７は排他的論理和回路
８に第４図（５）に示すように有効データ信号ＥＦを発
生する（Ｓ２）。

これにより排他的論理和回路８は前記２値化回路６から
送られてくる２値信号Ａと前記有効データ信号ＥＦとの
排他的論理和を取って第４図（５）に示す信号ＢをＡＮ
Ｄ回路９に出力する。

そしてこのＡＮＤ回路９はタイミングジェネレータ７か
ら送られてくるクロック信号Φと前記信号ＢのＡＮＤを
取り、第１カウンタ１０及び第２カウンタ１１にクロッ
クＣをそれぞれ出力するので、第１カウンタ１０はタイ
ミングジェネレータ７から所定のタイミングで送られて
くるイネーブル信号によりＣＣＤセンサ３の総ビット長
ｉの前半におけるクロックＣをカウントし、同様に第２
カウンタ１１はタイミングジェネレータ７から所定のタ
イミングで送られてくるイネーブル信号によりＣＣＤセ
ンサ３の総ビット長！の後半におけるクロックＣをカウ
ントする。つまりＣＣＤセンサ３のビット列の前半！／
２ビットにおける２値信号Ａと有効データ信号ＥＦとの
差のビット数が第１カウンタ１０によりカウントされ、
前記ビット列の後半ｊ２／２ビットにおける２値信号Ａ
と有効データ信号ＥＦと゛の差のビット数が第２カウン
タ１１によりカウントされる。この場合の第１カウンタ
ｌＯのカウント値はｅ、第２カウンタ１１のカウント値
はｇである。

この処理を５ＴＥＰ　１として、制御回路１２は自身が
保有する図示しないメモリ所定のエリアに５ＴＥＰＩを
書き込む（Ｓ３）。

次に制御回路１２は、原稿１上の１ラインのデータを読
み終えた所で前記第１カウンタ１０のカウント値ｅを読
み込み（Ｓ４）、続いて第２カウンタ１１のカウント値
ｇを読み込む。（Ｓ５）制御回路１２は前記カウント値
ｅとカウント値ｇが等しいかどうかを判断する。（Ｓ６
）第４図において“”ｅ＝ｇ”であるので、更に制御回
路１２は“ｅ（＝ｇ）＝Ｏ”であるかどうかを判断する
（Ｓ７）。

第４図において“ｅ（＝ｇ）”は“０”でないので、制
御回路１２は５ＴＥＰが″“１゛であるかどうかを調べ
る（Ｓ８）。

今までの処理の流れにおいて５ＴＥＰは“１′”である
ので、制御回路１２は第４図（７）に示すように有効デ
ータＥＦの発生タイミングを前回セットしたタイミング
よりｅ　（＝ｇ）ピントだけ前にずらしくＳ９）、これ
を５ＴＥＰ２として前記メモリに５ＴＥＰ２を書き込む
（ＳＩＯ）。

尚、このときの信号Ｂは第４図（８）に示すように出力
される。

この後、制御回路１２は新たに設定した前記の有効デー
タ信号ＥＦと第４図（３）に示す２値信号Ａとの差のビ
ット数を、ＣＣＤセンサ３のビット列の前半、後半にお
いて第１カウンタ１０．第２カウンタ１１にてそれぞれ
新たにカウントさせ、カウント後それぞれのカウント値
ｅ、　　ｇを読み込む（Ｓ４，３５）。

ここで制御回路１２は、再びカウント値ｅとカウントｇ
が等しいかどうかを判断する（Ｓ６）。

この場合、前記の処理の流れから第４図（８）に示す信
号Ｂにより“ｅ＝ｇ″となるので、更に制御回路１２は
“”ｅ　（＝ｇ）＝Ｏ”がどうかを判断する（Ｓ７）。

ここでは“ｅ　（＝ｇ）＝Ｏ”′であり、従って制御回
路１２はこの結果から原稿１における有効範囲Ｗと有効
データ信号ＥＦが一致したと判断して、図示しない操作
盤にてその旨調整者に知らせ（Ｓ１２）、これにより調
整者は調整処理が正常に終了したことを確認する。

次に、第５図（１）、　（２）に示すようにＣＣＤセン
サ３のビット列に対してマークＭが右に偏っている場合
について説明する。

この場合、まず（Ｓｌ）〜（３１０）の処理が前述した
第４図の場合と同様に行われる。

この過程において２値化回路からは第５図（３）に示す
ように２値信号Ａが出力され、また第５図（４）に示す
シフト信号ＳＨに対して第５図（５）に示す有効データ
信号ＥＦがタイミングジェネレータ７から排他的論理和
回路８に送られる。そして、第５図（６）に示す排他的
論理和回路８からの信号Ｂに基づいてＣＣＤセンサ３の
ビット列の前半１／２ビツトにおける２値信号Ａと有効
データ信号ＥＦとのビット差の値が第１カウンタ１０に
より、また後半ｆｆｉ／２ビットにおける２値信号Ａと
有効データ信号ＥＦとのビット差の値が第２カウンタ１
１によりそれぞれカウントされ、更に有効データＥＦの
発生タイミングを前回セットしたタイミングよりｅ　（
＝ｇ）ビットだけ前にずらすという処理が行われる。

その後再び（Ｓ４）〜（Ｓ６）の処理を経て、制御回路
１２は第１カウンタ１０の値ｅ（第２カウンタ１２の値
ｇ）が“ｅ（＝ｇ）＝Ｏ”であるかどうかを判断する（
Ｓ７）。

このときのカウント値“ｅ　（＝ｇ）”は“０”ではな
いので、続いて制御回路１２は５ＴＥＰが“Ｉ　Ｉ＋で
あるかどうかを調べる（Ｓ８）。

今までの処理の流れにおいて既に（３１０）の処理を経
ているため、制御回路１２はＳ　Ｔ　Ｅ　Ｐ　カ“１°
”ではないと判断し、そのため制御回路１２は第５図（
７）に示すように有効データＥＦの発生タイミングをｅ
　（＝ｇ）ビットだけ後にずらす（Ｓｌｌ）。

尚、このときの信号Ｂは第５図（８）に示すように出力
される。

この後、制御回路１２は新たに設定した前記の有効デー
タ信号ＥＦと第５図（３）に示す２値信号Ａとのビット
差を、ＣＣＤセンサ３のビット列の前半、後半において
第１カウンタ１０．第２カウンタ１１にてそれぞれ新た
にカウントさせ、カウント後それぞれのカウント値ｅ、
ｇを読み込む（３４〜Ｓ５）。

ここで制御回路１２は、再びカウント値ｅとｇが等しい
かどうかを判断する（Ｓ６）。

この場合、前記の処理の流れから第５図（８）に示す信
号Ｂにより“”　ｅ　＝　ｇ　”となるので、更に制御
回路１２は“ｅ　（＝ｇ）＝Ｏ”がどうかを判断する（
Ｓ７）。

ここでは“ｅ　（＝ｇ）＝Ｏ”であり、従って制御回路
１２はこの結果より原稿１上の有効範囲Ｗと有効データ
信号ＥＦが一致したと判断して、図示しない操作盤にて
その旨調整者に知らせ（３１２）、これにより調整者は
調整処理が正常に終了したことを確認する。

以上が読み取り原稿１における有効範囲Ｗと有効データ
信号ＥＦを一致させることができる場合の代表例である
。

次に、光軸及びレンズ２の焦点調整等が不十分である等
の理由により有効読み取り範囲Ｗと有効データ信号ＥＦ
を一致させることができない場合の代表例について説明
する。

尚、ここでは前記第４図及び第５図の場合と重複する部
分の説明は省くものとする。

第６図（１）、　（２）に示すマークＭとＣＣＤセンサ
３のビット列の関係が図示した関係にあり、光軸及びレ
ンズ２の焦点調整等が不十分なために、例えばＣＣＤセ
ンサ３が有効範囲Ｗを実際の範囲より大きく読み取った
場合、５ＴＥＰＩ　（３３）で発生した同図（５）に示
す有効データ信号ＥＦと同図（２）に示す２値信号Ａと
の差のビット数は同図（６）に示す信号Ｂから°“ｅ＝
　（＝ｇ）＝Ｏ“にならないことになる。

そのため、制御回路１２はｅ　（＝ｇ）ビットだけ前記
有効データ信号ＥＦを前にずらして設定する（ＳＩＯ）
。

これによって新たに設定した同図（７）に示す有効デー
タ信号ＥＦと前記２値信号Ａとの差のビット数は同図（
８）示す信号Ｂから“ｅ＝ｏ°゛であるが、“ｇ　＝　
ｏ　”ではないので、　　ｅ＝ｇ”ではないと判断され
る（Ｓ６）。

そのため、制御回路１２は原稿１における有効範囲Ｗと
有効データ信号ＥＦを一致させることができないと判断
して前記操作盤によりその旨調整者に知らせ（Ｓ１３）
、処理を終了する。

これによって調整者は、読み取り有効範囲の調整が正常
に終了しなかったことを前記毘作盤から知り、再度光軸
及びレンズ２の焦点合わせ等の調整を行う。

一方、光軸及びレンズ２の焦点調整等が不十分なため、
前記の場合と逆にＣＣＤセンサ３が有効範囲Ｗを実際の
範囲より小さ（読み取る場合もある。

この場合も、Ｓ１〜３１０の処理を経た後、再度Ｓ４．
Ｓ５経て次の３６における制御回路１２の判断で、　ｅ
＝ｇｎとならないため、同様に異常終了となる。

尚、上述した実施例では、ＣＣＤセンサ３を用いる場合
について説明したが、密着センサ等の一次元センサにお
いても適用可能である。

また、原稿１に設けたマークＭは有効範囲Ｗ内が白、範
囲外を黒として説明したが、逆に有効範囲Ｗ内を黒、範
囲外を白とし、有効データ信号ＥＦの極性を逆にするこ
とで同様に行うことができる。

更に、上述した実施例では、前記マークＭを原稿１上に
設けた場合について説明したが、一次元センサで読み取
れる位置であれば調整装置側に設けることも可能である
。

〔考案の効果　〕

以上詳細に説明したように本発明によれば読み取り対象
の有効な読み取り範囲と範囲外とを区別する手段を一次
元センサで読み取り、その出力信号のうちの前記手段に
対応する信号と有効データ信号との差のビット数を、前
記出力信号の前半と後半に分けて計数し、その差をなく
すよう有効データ信号の時間的発生タイミング（位相）
を変えることで、前記の有効な読み取り範囲と有効デー
タ信号を一致させるようにしているため、従来のように
シンクロスコープ等の調整に器具を使用して人手による
調整操作を行う必要がなくなり、偏りのない正確な調整
をデータ処理装置自身で自動的にに行うことができる等
の効果が得られる。

【図面の簡単な説明】

第１図は本発明によるデータ処理装置に適用される二次
元センサの読み取り有効範囲調整装置の一実施例を示す
ブロック図、第２図は前記装置において出力される各信
号を示すタイムチャート、第３図は本発明による読み取
り有効範囲調整方法の一実施例を示すフローチャート、
第４図〜第６図は第１図に対応する各信号のタイムチャ
ートである。 ９：ＡＮＤ回路 １０：第１カウンタ（第１の計数手段）１１：第２カウ
ンタ（第２の計数手段）１２：制御回路（制御手段） 特許出願人　沖電気工業株式会社

Claims (2)

【特許請求の範囲】
1. （１）読み取り対象の有効な読み取り範囲と、読み取り
   対象を読み取った一次元センサの出力信号における有効
   なデータの範囲を決定する有効データ信号を一致させる
   一次元センサの読み取り有効範囲調整方法において、 前記読み取り対象の有効な読み取り範囲と範囲外とを区
   別する手段を一次元センサで読み取ると共に、その読み
   取り開始から所定のタイミングで有効データ信号を発生
   し、 このときの一次元センサの出力信号のうちの前記手段に
   対応する信号と前記有効データ信号の差のビット数を、
   前記一次元センサの出力信号の前半と後半に分けてそれ
   ぞれ計数し、 前半の計数値と後半の計数値を比較して、両計数値が等
   しいときは、両計数値の一方が所定の値か否かを判断し
   、 所定の値でないときは前記有効データ信号の時間的発生
   タイミングを前後にずらして前記有効データ信号と前記
   一次元センサの出力信号における有効なデータ範囲を一
   致させることを特徴とする一次元センサの読み取り有効
   範囲調整方法。
2. （２）読み取り対象を一次元センサにより読み取るデー
   タ処理装置において、 読み取り対象上の有効な読み取り範囲と範囲外とを区別
   する手段と、 該手段を読み取ったときの一次元センサの出力信号のう
   ちの前記手段に対応する信号と前記有効データ信号の差
   のビット数を、前記一次元センサの出力信号の前半にお
   いて計数する第１の計数手段と、 前記差のビット数を、前記一次元センサの出力信号の後
   半において計数する第２の計数手段と、前記有効データ
   信号を発生すると共に、前記第１の計数手段及び第２の
   計数手段を一定期間有効にする信号を発生する信号発生
   手段と、 前記両計数手段の計数値を比較してそれが等しいときは
   、両計数値の一方が所定の値か否かを判断し、所定の値
   でないときは前記有効データ信号の時間的発生タイミン
   グを前後にずらして前記有効データ信号と前記一次元セ
   ンサの出力信号における有効なデータ範囲を一致させる
   ように制御する制御手段とを備えたことを特徴とする一
   次元センサの読み取り有効範囲調整方法。