JPH02180042A - 半導体装置用パッケージ - Google Patents
半導体装置用パッケージInfo
- Publication number
- JPH02180042A JPH02180042A JP33498888A JP33498888A JPH02180042A JP H02180042 A JPH02180042 A JP H02180042A JP 33498888 A JP33498888 A JP 33498888A JP 33498888 A JP33498888 A JP 33498888A JP H02180042 A JPH02180042 A JP H02180042A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- package
- inner lead
- semiconductor device
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 38
- 239000000919 ceramic Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 abstract description 6
- 238000005219 brazing Methods 0.000 abstract description 5
- 229910017944 Ag—Cu Inorganic materials 0.000 abstract description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は高周波用の半導体チップを搭載するのに好適の
半導体装置用パッケージに関する。
半導体装置用パッケージに関する。
［従来の技術］
第５図は従来の高周波半導体装置用パッケージを示す平
面図、第６図は第５図のＶＩ−ＶＩ線による断面図であ
る。
面図、第６図は第５図のＶＩ−ＶＩ線による断面図であ
る。
放熱板５の中央部にはダイアタッチ金属板６が設置され
ており、放熱板５の周縁部には矩形の開口部を有するセ
ラミック基板１か、その開口部をタイアタッチ金属板６
に嵌合して設置されている。
ており、放熱板５の周縁部には矩形の開口部を有するセ
ラミック基板１か、その開口部をタイアタッチ金属板６
に嵌合して設置されている。
セラミック基板１の上面の内周縁部には複数個のインナ
ーリード２かパターン形成されており、また、その外周
縁部には複数個の外部リード接続部３が形成されている
。このインナーリート２及び外部リード接続部３は共に
印刷により同時に形成されたものであり、相互に電気的
に接続されている。また、外部リード接続部３上には側
方に延出したリードフレーム７がろう付けされている。
ーリード２かパターン形成されており、また、その外周
縁部には複数個の外部リード接続部３が形成されている
。このインナーリート２及び外部リード接続部３は共に
印刷により同時に形成されたものであり、相互に電気的
に接続されている。また、外部リード接続部３上には側
方に延出したリードフレーム７がろう付けされている。
外部リード接続部３の形成領域を除くセラミック基板１
の外周縁部には、枠状の凸部を有するセラミック枠基板
４が積層されている。このセラミック枠基板４はインナ
ーリード２を絶縁保護すると共に、その上面が後述する
半導体デツプ１２の封止用キャップ（図示せず）を搭載
するための搭載部となるものである。
の外周縁部には、枠状の凸部を有するセラミック枠基板
４が積層されている。このセラミック枠基板４はインナ
ーリード２を絶縁保護すると共に、その上面が後述する
半導体デツプ１２の封止用キャップ（図示せず）を搭載
するための搭載部となるものである。
従来の高周波半導体装置用パッケージは上述の如く構成
されている。そして、半導体チップ１２はダイアタッチ
金属板６の中央部に、その電極１３の形成面を上方に向
けて固着される。その後、ボンディングワイヤ１６によ
り半導体チップ１２の電極１３とインナーリード２とが
接続される。
されている。そして、半導体チップ１２はダイアタッチ
金属板６の中央部に、その電極１３の形成面を上方に向
けて固着される。その後、ボンディングワイヤ１６によ
り半導体チップ１２の電極１３とインナーリード２とが
接続される。
次に、従来の高周波半導体装置用パッケージの製造方法
について説明する。
について説明する。
先ず、セラミック基板１の上面にタングステンペースト
を所定の形状に印刷してインナーリード２及び外部リー
ド接続部３を形成する。その後、このセラミック基板１
上にセラミック枠基板４を積層し、セラミック枠基板４
の凸部の上面の全面にタングステンペーストを印刷によ
り被着する。
を所定の形状に印刷してインナーリード２及び外部リー
ド接続部３を形成する。その後、このセラミック基板１
上にセラミック枠基板４を積層し、セラミック枠基板４
の凸部の上面の全面にタングステンペーストを印刷によ
り被着する。
また、セラミック基板１の下金面にもタングステンペー
ストを印刷する。
ストを印刷する。
次に、このセラミック枠基板４が積層されたセラミック
基板１を、温度が１５００乃至１６００℃の酸化雰囲気
中で焼成する。これにより、タングステンペーストとセ
ラミックとが反応し、タングステンペーストが被着され
た箇所がメタライズ化される。
基板１を、温度が１５００乃至１６００℃の酸化雰囲気
中で焼成する。これにより、タングステンペーストとセ
ラミックとが反応し、タングステンペーストが被着され
た箇所がメタライズ化される。
その後、このメタライズ化された各部にニッケル（Ｎｉ
）をめっきする。
）をめっきする。
次いて、セラミック基板１に放熱板５、ダイアタッチ金
属板６及びリードフレーム７を夫々所定の領域にＡｇ−
Ｃｕろう材によりろう付けする。
属板６及びリードフレーム７を夫々所定の領域にＡｇ−
Ｃｕろう材によりろう付けする。
その後、インナーリード等のメタライス化された各部、
放熱板５、ダイアタッチ金属板６及びリードフレーム７
にニッケル（Ｎｉ）及び金（Ａｕ）をめっきする。これ
により、従来の高周波半導体装置用パッケージか完成す
る。
放熱板５、ダイアタッチ金属板６及びリードフレーム７
にニッケル（Ｎｉ）及び金（Ａｕ）をめっきする。これ
により、従来の高周波半導体装置用パッケージか完成す
る。
［発明が解決しようとする課題］
しかしながら、従来の高周波半導体装置用パッケージは
、インナーリード２から外部リード接続部３までの間の
配線パターンのインダクタンスＬが大きいという欠点が
ある。これは、この配線パターンが印刷により形成され
るため、厚さが１０乃至２０μｍと極めて薄いためであ
る。
、インナーリード２から外部リード接続部３までの間の
配線パターンのインダクタンスＬが大きいという欠点が
ある。これは、この配線パターンが印刷により形成され
るため、厚さが１０乃至２０μｍと極めて薄いためであ
る。
矩形導体の自己インダクタンスしは下記（１）式で表す
近似式により近似できる。
近似式により近似できる。
但し、
（；導体長
Ｗ、導体幅
ｔ：導体厚
である。
この（１）式から明らかなように、配線パターンの厚さ
（１）が薄いと自己インダクタンスＬは大きくなる。こ
のため、従来、周波数が３ＧＨｚを超える高周波領域て
はパッケージの配線パターン間の共振によりクロストー
ク特性が急激に劣化するという問題点がある。
（１）が薄いと自己インダクタンスＬは大きくなる。こ
のため、従来、周波数が３ＧＨｚを超える高周波領域て
はパッケージの配線パターン間の共振によりクロストー
ク特性が急激に劣化するという問題点がある。
本発明はかかる問題点に鑑みてなされたものであって、
配線パターンのインダクタンスを低減し、高周波領域に
おけるクロストーク特性が優れた半導体装置用パッケー
ジを提供することを目的とする。
配線パターンのインダクタンスを低減し、高周波領域に
おけるクロストーク特性が優れた半導体装置用パッケー
ジを提供することを目的とする。
［課題を解決するための手段］
本発明に係る半導体装置用パッケージは、セラミック基
板上にパターン形成された複数個のインナーリードと、
このインナーリードに対応する形状を有し対応するイン
ナーリード上に夫々接合された複数個の金属リードとを
有することを特徴とする。
板上にパターン形成された複数個のインナーリードと、
このインナーリードに対応する形状を有し対応するイン
ナーリード上に夫々接合された複数個の金属リードとを
有することを特徴とする。
［作用］
本発明においては、セラミック基板上に形成された各イ
ンナーリードの上に金属リードが接続されている。これ
により、パッケージの配線パターン部の厚さが従来に比
して著しく厚くなるため、配線パターン部の自己インダ
クタンスが著しく減少する。このため、高周波領域にお
いても極めて良好なりロストーク特性を有する半導体装
置用パッケージを得ることができる。
ンナーリードの上に金属リードが接続されている。これ
により、パッケージの配線パターン部の厚さが従来に比
して著しく厚くなるため、配線パターン部の自己インダ
クタンスが著しく減少する。このため、高周波領域にお
いても極めて良好なりロストーク特性を有する半導体装
置用パッケージを得ることができる。
［実施例］
次に、本発明の実施例について添付の図面を参照して説
明する。
明する。
第１図は本発明の第１の実施例を示す平面図、第２図は
第１図の■−■線による断面図である。
第１図の■−■線による断面図である。
本実施例が従来と異なる点はインナーリード上に金属リ
ードかろう付けされていることにあり、その他の構造は
基本的には従来と同様であるので、第１図及び第２図に
おいて第５図及び第６図と同一物には同一符号を付して
その詳しい説明は省略する。
ードかろう付けされていることにあり、その他の構造は
基本的には従来と同様であるので、第１図及び第２図に
おいて第５図及び第６図と同一物には同一符号を付して
その詳しい説明は省略する。
上述の如く、本実施例に係る高周波半導体装置用パッケ
ージにおいては、インナーリード２上に、このインナー
リード２と同一のパターン形状を有する金属リード８が
Ａｇ−Ｃｕろう材によりろう付けされている。従って、
ダイアタッチ金属板６上に搭載される半導体チップ１２
の電極１３はホンディングワイヤ１４により金属リード
８と接続される。
ージにおいては、インナーリード２上に、このインナー
リード２と同一のパターン形状を有する金属リード８が
Ａｇ−Ｃｕろう材によりろう付けされている。従って、
ダイアタッチ金属板６上に搭載される半導体チップ１２
の電極１３はホンディングワイヤ１４により金属リード
８と接続される。
また、本実施例に係る高周波半導体装置用パッケージの
製造方法は従来と略々同様であり、セラミック基板１に
放熱板５、ダイアタッチ金属板６及びリードフレーム７
をＡｇ−Ｃｕろう材によりろう付けするときに、同時に
、メタライズ化されているインナーリード２上に、この
インナーリード２と同一形状の金属リード８をろう付け
する。
製造方法は従来と略々同様であり、セラミック基板１に
放熱板５、ダイアタッチ金属板６及びリードフレーム７
をＡｇ−Ｃｕろう材によりろう付けするときに、同時に
、メタライズ化されているインナーリード２上に、この
インナーリード２と同一形状の金属リード８をろう付け
する。
その後、従来と同様に、メタライズ化された各印刷パタ
ーン、放熱板５、ダイアタッチ金属板６及びリードフレ
ーム７と共に、金属リード８にもニッケル及び金をめっ
きする。これにより、本実施例に係る高周波半導体装置
用パッケージが完成する。
ーン、放熱板５、ダイアタッチ金属板６及びリードフレ
ーム７と共に、金属リード８にもニッケル及び金をめっ
きする。これにより、本実施例に係る高周波半導体装置
用パッケージが完成する。
本実施例において、セラミック基板１及びセラミック枠
基板４の比誘電率が１０である場合、インナーリード２
から外部リード接続部３までの間のインダクタンスしは
約２．５ｎＨであり、共振周波数ｆ。は約５．２ＧＨｚ
である。また、周波数が３ＧＨｚにおける対向ピン間ク
ロストークは一６０ｄＢである。
基板４の比誘電率が１０である場合、インナーリード２
から外部リード接続部３までの間のインダクタンスしは
約２．５ｎＨであり、共振周波数ｆ。は約５．２ＧＨｚ
である。また、周波数が３ＧＨｚにおける対向ピン間ク
ロストークは一６０ｄＢである。
一方、金属リード８がない従来の高周波半導体装置用パ
ッケージにおいては、インナーリードがら外部リード接
続部までの間のインダクタンスは４、ＯｎＨであり、共
振周波数ｆｏは４ 、３ＧＨｚである。
ッケージにおいては、インナーリードがら外部リード接
続部までの間のインダクタンスは４、ＯｎＨであり、共
振周波数ｆｏは４ 、３ＧＨｚである。
また、周波数が３ＧＨｚにおける対向ピン間クロス１−
一りは一４５ｄＢである。
一りは一４５ｄＢである。
このように、本実施例に係る高周波半導体装置用パッケ
ージは、従来に比してインダクタンスが極めて小さく、
共振周波数が極めて高いと共に、クロストーク特性も著
しく改善される。
ージは、従来に比してインダクタンスが極めて小さく、
共振周波数が極めて高いと共に、クロストーク特性も著
しく改善される。
第３図は本発明の第２の実施例を示ず平面図、第４図は
第３図のＩＶ−ＩＶ線による断面図である。
第３図のＩＶ−ＩＶ線による断面図である。
本実施例が従来と異なる点はインナーリード上に半導体
チップ近傍まで延出した金属リードが配置されているこ
とにあり、その他の構造は基本的には従来と同様である
ので、第３図及び第４図において第５図及び第６図と同
一物には同一符号を付してその詳しい説明は省略する。
チップ近傍まで延出した金属リードが配置されているこ
とにあり、その他の構造は基本的には従来と同様である
ので、第３図及び第４図において第５図及び第６図と同
一物には同一符号を付してその詳しい説明は省略する。
上述の如く、本実施例においては、インナーリード２上
にろう付けされている金属リード９は、ダイアタッチ金
属板６上に固着される半導体チップ１２の近傍まで延出
している。そして、ボンディングワイヤ１５は、この金
属リード９の先端部と半導体チップ１２の電極１３とを
接続する。
にろう付けされている金属リード９は、ダイアタッチ金
属板６上に固着される半導体チップ１２の近傍まで延出
している。そして、ボンディングワイヤ１５は、この金
属リード９の先端部と半導体チップ１２の電極１３とを
接続する。
本実施例に係る高周波半導体装置用パッケージの製造方
法は従来と略々同様てあり、半導体チップ１２をＡｕ−
８ｉ又はＡｕ−３ｂ等のろう材によりダイアタッチ金属
板６に固着した後、金属リード９をインナーリード２上
にＡ Ｌｌ −Ｓ ｎ又はＰｂ−３ｎ等のろう材で接着
する。その後、半導体チップ１２の電極１４と金属リー
ド９の先端とをボンディングワイヤ１５で接続する。
法は従来と略々同様てあり、半導体チップ１２をＡｕ−
８ｉ又はＡｕ−３ｂ等のろう材によりダイアタッチ金属
板６に固着した後、金属リード９をインナーリード２上
にＡ Ｌｌ −Ｓ ｎ又はＰｂ−３ｎ等のろう材で接着
する。その後、半導体チップ１２の電極１４と金属リー
ド９の先端とをボンディングワイヤ１５で接続する。
半導体チップ１２をダイアタッチ金属板６上に固着する
ときには、半導体チップ１２とダイアタッチ金属板６と
の間の前記接合材料が両者とよくなじむようにこすり合
わせる振幅運動が必要である。従って、半導体チップ１
２をタイアタッチ金属板６上に固着する前に金属リード
９が内側へ延出して取付けられていると、この振幅運動
を十分に行うことができない。このため、本実施例に係
る高周波半導体装置用パッケージにおいては、半導体チ
ップ１２をダイアタッチ金属板６上に固着した後に、イ
ンナーリード２上に金属リート９を取付ける。
ときには、半導体チップ１２とダイアタッチ金属板６と
の間の前記接合材料が両者とよくなじむようにこすり合
わせる振幅運動が必要である。従って、半導体チップ１
２をタイアタッチ金属板６上に固着する前に金属リード
９が内側へ延出して取付けられていると、この振幅運動
を十分に行うことができない。このため、本実施例に係
る高周波半導体装置用パッケージにおいては、半導体チ
ップ１２をダイアタッチ金属板６上に固着した後に、イ
ンナーリード２上に金属リート９を取付ける。
このため、半導体チップ１２を搭載する前のパッケージ
の構造は従来と同様てあり、従来のパッケージ製造工程
の途中に工程を増す必要がない。
の構造は従来と同様てあり、従来のパッケージ製造工程
の途中に工程を増す必要がない。
また、本実施例においてはボンディングワイヤ部分を含
むインタ゛クタスが低減されるため、第１の実施例に比
して更に一層クロストーク特性が向上する。
むインタ゛クタスが低減されるため、第１の実施例に比
して更に一層クロストーク特性が向上する。
［発明の効果］
以上説明したように本発明によれば、インナーリード上
に金属リードが接続されているなめ、半導体装置用パッ
ケージの配線パターン部のインタクタスを極めて小さく
てきる。これにより、共振周波数が高く、高周波領域に
おいても優れたクロストーク特性を有する半導体装置用
パッケージを得ることかできる。
に金属リードが接続されているなめ、半導体装置用パッ
ケージの配線パターン部のインタクタスを極めて小さく
てきる。これにより、共振周波数が高く、高周波領域に
おいても優れたクロストーク特性を有する半導体装置用
パッケージを得ることかできる。
第１図は本発明の第１の実施例を示す平面図、第２図は
第１図の■−■線による断面図、第、３図は本発明の第
２の実施例を示す平面図、第４図は第３図のＩＶ−ＩＶ
線による断面図、第５図は従来の高周波半導体装置用パ
ッケージを示す平面図、第６図は第５図のＶｌ−Ｖｌ線
による断面図である。 １；セラミック基板、２；インナーリード、３；外部リ
ード接続部、４：セラミック枠基板、５；放熱板、６；
タイアタッチ金属板、７；リードフレーム、８，９．金
属リード、１２；半導体チップ、１３：電極、１４，１
５，１６；ボンデインクワイヤ
第１図の■−■線による断面図、第、３図は本発明の第
２の実施例を示す平面図、第４図は第３図のＩＶ−ＩＶ
線による断面図、第５図は従来の高周波半導体装置用パ
ッケージを示す平面図、第６図は第５図のＶｌ−Ｖｌ線
による断面図である。 １；セラミック基板、２；インナーリード、３；外部リ
ード接続部、４：セラミック枠基板、５；放熱板、６；
タイアタッチ金属板、７；リードフレーム、８，９．金
属リード、１２；半導体チップ、１３：電極、１４，１
５，１６；ボンデインクワイヤ
Claims (1)
- （１）セラミック基板上にパターン形成された複数個の
インナーリードと、このインナーリードに対応する形状
を有し対応するインナーリード上に夫々接合された複数
個の金属リードとを有することを特徴とする半導体装置
用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33498888A JPH02180042A (ja) | 1988-12-30 | 1988-12-30 | 半導体装置用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33498888A JPH02180042A (ja) | 1988-12-30 | 1988-12-30 | 半導体装置用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02180042A true JPH02180042A (ja) | 1990-07-12 |
Family
ID=18283470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33498888A Pending JPH02180042A (ja) | 1988-12-30 | 1988-12-30 | 半導体装置用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02180042A (ja) |
-
1988
- 1988-12-30 JP JP33498888A patent/JPH02180042A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5497032A (en) | Semiconductor device and lead frame therefore | |
| US6486551B1 (en) | Wired board and method of producing the same | |
| US5055911A (en) | Semiconductor device package utilizing a solder flow prevention wall | |
| JP3269025B2 (ja) | 半導体装置とその製造方法 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH07231069A (ja) | 半導体装置及びその製造方法及びこれに使用されるリードフレーム | |
| JPH02180042A (ja) | 半導体装置用パッケージ | |
| US4297722A (en) | Ceramic package for semiconductor devices having metalized lead patterns formed like a floating island | |
| JP3203228B2 (ja) | 半導体装置とその製造方法 | |
| JPH0831490B2 (ja) | ガラス封止型セラミックパッケージ | |
| JP2970626B2 (ja) | 半導体集積回路装置用リードフレーム、および半導体集積回路装置 | |
| JPH0312465B2 (ja) | ||
| JP2702455B2 (ja) | ピングリッドアレイ型半導体装置 | |
| JPH05347324A (ja) | 半導体パッケージ | |
| JP3800358B2 (ja) | 半導体気密封止容器の端子ならびに同容器 | |
| JPS62169461A (ja) | 半導体装置 | |
| JPH0214558A (ja) | 半導体集積回路装置 | |
| JP3280835B2 (ja) | マルチチップモジュールの製造方法 | |
| JP2701348B2 (ja) | 半導体装置 | |
| JP3051225B2 (ja) | 集積回路用パッケージ | |
| JPH04199668A (ja) | リードフレーム、このリードフレームを用いた半導体装置およびこの半導体装置の組立方法 | |
| JPH07130902A (ja) | 集積回路用セラミック製パッケージ本体 | |
| JPS6365649A (ja) | 半導体用パツケ−ジ | |
| JP3441170B2 (ja) | 配線基板 | |
| JPS5998544A (ja) | 半導体装置およびその製造方法 |