JPH0217823B2 - - Google Patents
Info
- Publication number
- JPH0217823B2 JPH0217823B2 JP59071207A JP7120784A JPH0217823B2 JP H0217823 B2 JPH0217823 B2 JP H0217823B2 JP 59071207 A JP59071207 A JP 59071207A JP 7120784 A JP7120784 A JP 7120784A JP H0217823 B2 JPH0217823 B2 JP H0217823B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- common area
- output
- management device
- cpua
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Multi Processors (AREA)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59071207A JPS60214068A (ja) | 1984-04-09 | 1984-04-09 | マルチプロセツサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59071207A JPS60214068A (ja) | 1984-04-09 | 1984-04-09 | マルチプロセツサシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60214068A JPS60214068A (ja) | 1985-10-26 |
| JPH0217823B2 true JPH0217823B2 (cs) | 1990-04-23 |
Family
ID=13453998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59071207A Granted JPS60214068A (ja) | 1984-04-09 | 1984-04-09 | マルチプロセツサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60214068A (cs) |
-
1984
- 1984-04-09 JP JP59071207A patent/JPS60214068A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60214068A (ja) | 1985-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5386544A (en) | Data processing system with a standby process mechanism for saving and restoring operations | |
| CN1148215A (zh) | 分散系统和多处理机系统 | |
| JPH0217823B2 (cs) | ||
| JPS62150948A (ja) | バス故障箇所検出方式 | |
| JP2937857B2 (ja) | 共通記憶装置のロックフラグ解除方式および方法 | |
| JPS6057091B2 (ja) | 共通メモリの記憶保護方式 | |
| JP2946541B2 (ja) | 二重化制御システム | |
| JPS63168757A (ja) | バスエラ−検出方式 | |
| JPS61139849A (ja) | デ−タ処理装置の冗長化システム | |
| JP2640139B2 (ja) | メモリカード | |
| JPS6010343B2 (ja) | 情報処理系の制御方式 | |
| US4837683A (en) | Hidden fault bit apparatus for a self-organizing digital processor system | |
| JP2778691B2 (ja) | バス監視回路 | |
| JPS5853777B2 (ja) | マルチプロセツサシステムにおける共通バス制御方式 | |
| JPS59135554A (ja) | 計算機システム間通信方式 | |
| JPH03129531A (ja) | 制御装置 | |
| JPS5831020B2 (ja) | マルチプロセツサ制御システム | |
| JPH0336650A (ja) | メモリ保護方式 | |
| JP2006178614A (ja) | フォルトトレラント・コンピュータとそのバス選択制御方法 | |
| JPS6243232B2 (cs) | ||
| JPS6285358A (ja) | メモリコピ−方式 | |
| JPH0113578B2 (cs) | ||
| JPH02166543A (ja) | 複数メモリ用動作制御装置 | |
| JPH05189364A (ja) | バス制御方式 | |
| JPH07271626A (ja) | ディジタル制御システム |