JPH0217805B2 - - Google Patents

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、一般的に調整直流電圧を発生させる
ための電源、より具体的にいえば、負荷が大きく
変化する場合でも一定の直流電圧を生成できるよ
うに制御できる切換調整器を備えた電源に関する
ものである。

〔背景技術〕

本発明に最も近い先行技術の代表例としては、
米国特許第4084103号及び第4301497号がある。

切換調整器付き直流電源は、一般にコンピユー
タならびに、直流サーボモータやステツプ・モー
タなどの電気機械装置を含むコンピユータ周辺装
置に調整直流電圧を供給するために使用されてき
た。これらの電気機械的負荷が誘導性をもつた
め、装置の付勢及び滅勢中の電源の過渡電力需要
が厳しくなる。これらの誘導性負荷の変化中に調
整出力電圧を維持するには、変化に急速に対応す
ることのできる制御装置を電源が備えることが望
ましい。

米国特許第4301497号は、フライバツク変換器
式切換調整器付き電源の一例である。この特許に
記載されている電源は、主として負荷の変化及び
電源入力端子にかかる電源電圧の変化にもかかわ
らず調整電圧を与えるために、フイードバツク技
術とフイードフオワード検出修正技術を組み合わ
せて使用して、電力変圧器の一次側と直列なスイ
ツチの「オン」時間及び「オフ」時間を制御する
ものである。フイードバツク信号は電源の出力電
圧の昇降を検出して、この出力電圧を閉ループ式
に制御するために電力変圧器の一次側のスイツチ
の制御因子の一つとして使用される。同様にフイ
ード・フオワード修正技術は、電源入力電圧が上
昇するとき電力変圧器の一次側のスイツチの「オ
フ」時間を長くし、電源入力電圧が下降するとき
一次側のスイツチの「オフ」時間を減少するため
に電源が駆動される際の電圧を検出することに関
するものである。

上述の型式の切換調整器付き電源では、過渡状
態に応答するように修正を行なう速度に実際上の
限界がある。出力電圧に関するこれらの過渡状態
の影響を少なくするためにこれらの電源中の大出
力フイルタ―コンデンサを使用することができる
が、フイルタ―コンデンサが余分に加わるため
に、電源の重量、コスト、容積が大きくなつてし
まう。

米国特許第4084103号は、単一切換制御サイク
ル内で過渡状態に関する修正を行なうために切換
調整器付き電源の電力切換素子のための精密な切
換シーケンスを決定する方法と装置について記載
している。しかしこの特許の記載する方法を実現
するのに必要なハードウエアは、多くの商業的応
用分野において許容される量を越えている。また
この電源制御装置は、過渡状態が起こつてから修
正行動をとるまで待機する必要がある。

従つて、大規模で複雑なハードウエアも異常に
大きなフイルタ―コンデンサも必要とせずに、負
荷の大幅な変化に対してより優れた応答をもたら
す改良された切換調整器付き電源を提供すること
は非常に望ましい。

〔発明の概要〕

本発明によれば、電源にかかる可変負荷は、電
源出力端子の両端間に配置される前に予測され
る。変化した負荷に対して電源が最適に応答する
ように、電源変圧器の一次側のスイツチの「オ
ン」時間及び「オフ」時間が調整される。負荷変
化が起こる前に計算及び調節を行なうことがで
き、負荷変化の前又はそれと同時に適正な制御を
行なうことができる。

本発明は、データ処理システムの電気機械装置
に調整直流電圧を供給するために使用される電源
に特に適合している。これらの電気機械装置、例
えばプリンタは通常は、電力を供給された機械の
電気機械装置の作動によつて生じる電気的負荷の
将来の状態を完全に示す情報を伝えるデジタル制
御母線によつて制御される。本発明では、デジタ
ル制御母線を経て負荷に印加されるデジタル情報
を使用して最適過渡応答を得るために切換調整器
付き電源中の１個ないし複数個のスイツチの単一
のオン・オフ・サイクルの適正なシーケンスと持
続時間が計算される。切換調整器の切換素子用の
制御装置は、定常動作中は通常の方式（例えばパ
ルス幅変調方式）で動作し、負荷変化の直前及び
その最中だけは過渡予測制御モードで動作するこ
とができる。この過渡予測制御によつて、従来フ
イルタの過渡現象にしばしば用いられてきた異常
に大きな出力フイルタ―コンデンサの必要がなく
なる。これは、本発明による過渡抑制手段が、制
御ループの必須な部分になつているためである。

本発明の上記及びその他の目的、特徴、拡張及
び利点を明らかにするため、添付の図面に例示す
る如き本発明の良好な実施例についてさらに詳し
く説明する。

〔実施例〕

第１図を参照すると、負荷装置１は、切換式電
源７から線路１７、上の出力電圧Voの電力を供
給される。この説明では、負荷装置１がプリンタ
であるとして話を進めるが、当然のことながらそ
の他の負荷装置に電力を供給する電源も本発明に
従つて同様に調節できる。負荷装置１として表示
したプリンタは、印字される英数字を表す２進コ
ードをプリンタ母線２を介して受取るデータ処理
システムの構成要素である。印字される英数字コ
ードを表わすこれらの２進コードは、プリンタ制
御論理回路（図示せず）からプリンタ母線に沿つ
て伝えられるが、この制御論理回路は周知のもの
であり本発明には含まれない。また、以下でさら
に詳しく説明する如き電源７の調整に用いられる
負荷予測制御装置３も、プリンタ母線２に接続さ
れている。

負荷装置１は、それに印加される予測可能な電
力要件を表わす特定のデータその他の刺激に対し
て反応する任意の負荷とすることができる。負荷
装置１として意図される装置型式の例としてプリ
ンタを選んだのは、データ処理システムのプリン
タが、それに印加され得る可能な各種の指令の実
行において予じめ定められた種々の負荷を示すた
めである。キヤリア・リターン指令の実行を第１
の負荷とすることができる。コンマ「，」の印字
を第２の負荷とすることができる。「Ｍ」の印字
を第３の負荷とすることができ、以下同様であ
る。実際には、プリンタがそれに印加されるいく
つかの入力直流電圧での各種の負荷を示すことが
ある。この説明では話を簡単にするため、１つの
直流電圧のみがプリンタに印加されるものとして
示すが、当業者が理解できるように、本発明は複
数の電圧要件をもつ負荷に給電するための複数の
出力を備えた電源にも適用することができる。

第１図に示した代表的電源７は、一般に上記に
引用した特許第4301497号の教示する調整技術な
どの先行技術による調整技術を組合わせたものを
含んでいる。交流電圧が調整器兼フイルタ９に印
加されて、未調整直流電圧Vbを生じ、それが切
換トランジスタ１２のコレクタに印加される。切
換トランジスタ１２のエミツタは、電圧変圧器１
３の一次回路に接続されている。電力変圧器１３
の一次回路の他端は、接地されている。電力変圧
器１３の二次回路は、整流ダイオード１４とフイ
ルタ―コンデンサ１５を含むフライバツク回路に
接続されている。

通常の制御装置８は、電源の出力端子から線路
１６に沿つてフイードバツク電圧Vfbを受取る。
制御装置８はまた、変圧器１８の出力端子からダ
イオード整流器１９を介して送られるフイードフ
オワード信号Vffをも含んでいる。したがつて、
制御装置８は、Vffの形の未調整交流入力信号及
びVfbの形の調整出力信号の変化を表す信号を与
えられる。切換トランジスタ１２のベースは、こ
れらの入力信号によつて、ほぼ一定な出力電圧
Voを維持するため、適当にオン及びオフのどち
らかに励振される。

通常の制御装置８は、先行技術で知られている
どんな形をとることもできる。したがつて、その
他の制御装置も使用することができるけれども、
制御装置８はトランジスタのオン時間とオフ時間
の比を変えるための一定周波数で動作するパルス
幅変調器を備えている。使用可能である他の型式
の制御装置は、(a)一定オン時間／可変周波数、(b)
一定オフ時間／可変周波数、(c)可変時間／可変周
波数で作動するものである。

負荷予測制御装置３から通常の制御装置８への
線路５は、制御装置８の決定にもかかわらず、制
御装置８の通常指令を無効にして切換トランジス
タ１２をオフ状態に保たせるように作動する。同
様に、負荷予測制御装置３から制御装置８までの
線路６は制御装置８の決定にもかかわらず、切換
トランジスタ１２をオン状態に保たせるように作
動する。したがつて、負荷予測制御装置３の機能
は、負荷装置１によつて表わされる現在の電気的
負荷を監視し、この負荷を予め定められた将来の
時間に予め定められた指令を実行するための負荷
要件と比較し制御装置８を切り離してトランジス
タ１２の適正なオン・オフ制御により電源７があ
らかじめ定められた適当な時間にコード実行のた
めに必要な電力量を負荷装置１に利用させるよう
にすることである。

負荷予測制御装置３の構成は第２図に示されて
いる。プリンタ母線２からのデータ・バイトは負
荷予測制御装置によつて抽出される。プリンタ母
線２上のデータ・バイトは、負荷の将来の状態に
関する情報を含んでいる。すなわち、これらのデ
ータ・バイトは、どの負荷が次に変化するか、そ
の変化が負荷の増大かそれとも減少か、及びいつ
負荷が変化するかについての情報を含んでいる。
さらに詳しく述べると、プリンタ母線２上に現わ
れる８ビツト・バイト中で例えば下位３ビツトは
装置選択ビツトと呼ばれ、次に起こる負荷の変化
の態様を示す。この例では、バイト中の下位３ビ
ツトが110の場合、それは文字選択モータが次に
変化する負荷であることを示し、一方010はハン
マーが次に変化する負荷であることを示す。この
例を続けると、プリンタ母線２上の８ビツト・バ
イト中の下から４桁目のビツトは順序ビツトと呼
ばれ、このビツトの状態が、装置選択ビツトによ
つて記述される負荷が既存の負荷に追加されるの
か、それとも既存の負荷から落されるのかを示
す。この例では、「０」順序ビツトは未決定の負
荷増加を表し（すなわち、装置選択ビツトによつ
て指定される負荷が将来オンになる）、一方「１」
順序ビツトは決定の負荷減少を表わす。この例で
はその他に、プリンタ母線２上のもう一つのビツ
ト（必ずしも８ビツト・バイトの一部分である必
要はない）は同期ビツトと呼ばれ、このビツトの
状態は装置選択ビツトによつて指定される負荷が
変化すべきときに、プリンタ制御論理回路によつ
て短期間に低状態から高状態に変えられる。プリ
ンタ制御論理回路によつて制御される負荷は、パ
ルスされた同期ビツトの前端と同時に増加または
減少する。

第２図で、順序ビツトはプリンタ母線２から回
線２０に沿つてタイマー制御回路２２に伝えられ
るが、後者については第３図に関して詳しく説明
する。線路２１は、同期ビツトの状況をプリンタ
母線２からタイマー制御装置２２に伝える。

３個の装置選択ビツトと順序ビツトを含む下位
４ビツトは、読取専用メモリ（ROM）２４及び
２５中に記憶されているテーブル用の低位桁アド
レスからなる。ROM２４および２５中に記憶さ
れているテーブル用の高位桁アドレスは、アナロ
グ―デジタル（Ａ／Ｄ）変換器２３から出力さ
れ、高位桁アドレス母線２６に沿つてROM２４
およびROM２５に伝えられる。Ａ／Ｄ変換器２
３は、負荷装置１に現在供給されている電源７か
らの電力出力量を検出するため、適当に第１図の
電源７の出力に接続されている。その電力量の値
がＡ／Ｏ変換器２３によつてデジタル化され、そ
の電力量のデジタル表示がROM２４及び２５中
のテーブルを適当にアドレスするために両メモリ
中の高位桁アドレスを表わしている。

ROM２４及びROM２５中のテーブルに記憶
されている値は、時間増分のデジタル表示であ
る。プリンタ母線２上の装置選択ビツト及び順序
ビツトと電源７からの個々の現在の電力出力を
個々に組合せることによつて、ROM２４及び２
５の各々中の特定の記憶場所がアドレスされる。
ROM２４中のアドレスされた記憶場所に記憶さ
れている時間増分は、オン時間母線２８に沿つて
伝えられ、カウントダウン・タイマー３０をプリ
セツトする。同様に、ROM２５中のアドレス場
所に記憶されている時間増分はオフ時間母線２９
に沿つて伝えられ、カウントダウン・タイマー３
１をプリセツトする。その後、タイマー制御回路
２２からの線路３２上のトリガーオン信号及び線
路３３上のトリガーオフ信号に従つて、且つカウ
ントダウン・タイマー３０及び３１に印加される
クロツク信号（このクロツク信号は例えば母線２
に沿つて伝えられる）に同期して、ホールドオン
信号及びホールドオフ信号がタイマー３０及び３
１から線路６及び５に生じ、電源７中のトランジ
スタ１２の切換制御において制御装置８を無効に
するように用いられる。

従つて、カウントダウン・タイマー３０及び３
１は、プログラマブルシングルシヨツトとして作
動される。これらのタイマーは、タイマー制御回
路２２によつて一度に一個ずつ正しいシーケンス
で動作可能にされる。

次に第３図を参照すると、タイマー制御回路２
２の回路構成ならびにカウントダウン・タイマー
３０及び３１への接続が示されている。動作にお
いては、ANDゲート４４及びインバータ４１の
入力端子に印加される順序ビツトのレベルは
ANDゲート４２または４４の一方を動作可能に
する。同期ビツトからのパルスの短い時間間隔中
に、ANDゲート４２及び４４の２つの入力端子
のうちのもう一方が付勢される。そのうち、同期
ビツトからのパルスはカウントダウン・タイマー
３０及び３１のロード端子にも印加されて、これ
らのタイマーに、それぞれROM２４及び２５に
現在アドレスされている記憶場所の内容をロード
させる。

同期ビツトからのパルスは、また２ビツト・シ
フトレジスタ５４の２つの記憶位置を２進数
「１」でプリセツトする。シフトレジスタ５４の
出力は線路５５を経てANDゲード４６及び４８
の各々の一つの入力端子に伝えられる。このシフ
トレジスタ５４の出力は、その中の高位桁位置が
２進数「１」のときは必ず高レベルにある。

この例において、インバータ４１に印加される
順序ビツトがゼロ、即ち低レベルだとすると、
ANDゲート４２は、同期ビツトからのパルスが
あつたとき高出力をもたらし、この高レベルが
ORゲート４５ならびに、先に使用可能になつた
ANDゲート４６を介してゲートされ、カウント
ダウン・タイマー３１をトリガして、それに印加
されるクロツク・パルスと同期してゼロまでカウ
ントダウンを開始させる。このカウントダウンの
時間中、カウントダウン・タイマー３１のホール
ドオフ出力は、高レベルにある。順序ビツトが１
であつた場合、ANDゲート４４からの高レベル
の出力がORゲート４７およびANDゲート４８を
介してゲートされ、カウントダウン・タイマー３
０のカウントダウンを開始させる。

最初、カウントダウン・タイマー３１の出力が
アツプレベルである場合、そのアツプレベルが
ORゲート５２を介してシフトレジスタ５４のシ
フト入力端子にゲートされる。これによつて
「０」ビツトがシフトレジスタ５４の低位桁ビツ
ト位置にシフトされ、先に低位桁ビツト位置を占
めていた「１」ビツトは、２ビツトシフトレジス
タ５４の高位桁ビツト位置にシフトされる。

カウントダウン・タイマー３１がゼロに達する
と、その出力信号が低レベルにもどる負方向転移
によつてシングルシヨツト５０が出力パルスをも
たらし、それがORゲート４７を介してゲートさ
れタイマー３０のカウントダウンを開始させる。
タイマー３０がカウントダウンしている間、その
ホールドオン出力は高レベルにある。カウントダ
ウン・タイマー３１が最初に作動するものであつ
た場合、ホールドオン出力のレベルが低レベルに
もどるとき、その出力の負方向転移によつてシン
グルシヨツト４９がパルスを出し、それがORゲ
ート４５を介してゲートされてタイマー３１のカ
ウントダウンを開始させる。

２個のカウントダウン・タイマーのうち２番目
にカウントダウンするタイマーの出力がアツプレ
ベルになると、そのアツプレベルがORゲート５
２を介してシフトレジスタ５４のシフト入力端子
にゲートされる。これによつて他の「０」ビツト
がシフトレジスタ５４の低位桁ビツト位置にシフ
トされ、先に低位桁ビツト位置を占めていた
「０」ビツトは高位桁ビツト位置にシフトされる。
このとき線路５５上のシフトレジスタ５４の出力
は低レベルになり、カウントダウン・タイマーの
出力はもはやシングルシヨツトの経路を経て互い
をトリガすることができない。

以上、電源の出力端子に接続される負荷の変化
が予想される状況において使用するための負荷予
測制御を含む電源装置を示した。電力変圧器の一
次スイツチの「オン」時間及び「オフ」時間は変
化する負荷に対する電源の応答が最適となるよう
に調節される。

本発明をその良好な具体例に則して特に示し説
明してきたが、当技術の専門家には了解されるよ
うに、本発明の範囲から外れることなく、その形
状及び細部に種々の変更を加えることができる。

【図面の簡単な説明】

第１図は、負荷装置に供給する電力を適正に調
節するために本発明による負荷予測制御装置を組
込んだ電源装置を示す図である。第２図は、本発
明による負荷予測制御装置の回路構成図である。
第３図は、第２図のタイマー制御回路２２の回路
構成図である。 １……負荷装置、３……負荷予想制御装置、７
……電源、２３……デイジタル―アナログ変換
器、２２……タイマー制御回路、２４及び２５…
…読取専用メモリ、３０及び３１……カウントダ
ウン・タイマー。

Claims (1)

1. 【特許請求の範囲】 １ 制御可能な電源および印加される特定のデー
   タに応動して前記電源の出力間に複数の所定の負
   荷の一つを与える可変負荷装置を有するシステム
   において、 前記データに前記負荷装置が応動する前に前記
   負荷装置に印加される前記データを検出する手段
   と、 前記負荷装置が前記データに応動する時の前記
   負荷の両端間の電圧をほぼ一定に与えるために前
   記負荷装置への電力を増減するように前記検出手
   段によつて検出される前記データに応じて前記電
   源を制御するための手段とを備えたことを特徴と
   する電源制御装置。