JP2797507B2 - 直流電源回路 - Google Patents
直流電源回路Info
- Publication number
- JP2797507B2 JP2797507B2 JP22781189A JP22781189A JP2797507B2 JP 2797507 B2 JP2797507 B2 JP 2797507B2 JP 22781189 A JP22781189 A JP 22781189A JP 22781189 A JP22781189 A JP 22781189A JP 2797507 B2 JP2797507 B2 JP 2797507B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- switching
- output
- supply circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、コンピュータなど各種電子装置の安定化直
流電源として利用される直流電源回路に関するものであ
り、特に、複数のスイッチングレギュレータを並列接続
して構成する直流電源回路にに関するものである。
流電源として利用される直流電源回路に関するものであ
り、特に、複数のスイッチングレギュレータを並列接続
して構成する直流電源回路にに関するものである。
（従来の技術） コンピュータなど各種電子装置に動作用の安定化直流
電圧を供給するための直流電源回路には、複数のスイッ
チングレギュレータを並列接続して並行運転させる形式
のものがある。
電圧を供給するための直流電源回路には、複数のスイッ
チングレギュレータを並列接続して並行運転させる形式
のものがある。
このような並列運転形式の直流電源回路では、いずれ
かのスイッチングレギュレータに故障が発生して負荷電
流を負担できない状態になると、往々にして正常な側の
スイッチングレギュレータが過負荷状態となり、その旨
の異常を表示して動作を停止する。このような場合、本
来正常な側のスイッチングレギュレータが単なる過負荷
異常として処理されてしまう事態を回避するために、不
足電流状態の検出の概念が導入される。すなわち、故障
などのため出力電流が所定の閾値よりも低下したことを
不足電流状態として各スイッチングレギュレータにおい
て検出し、その旨を示す不足電流検出信号を制御部に出
力させ、これを受けた制御部が並行運転中の全てのスイ
ッチングレギュレータの動作を停止させる構成となって
いる。
かのスイッチングレギュレータに故障が発生して負荷電
流を負担できない状態になると、往々にして正常な側の
スイッチングレギュレータが過負荷状態となり、その旨
の異常を表示して動作を停止する。このような場合、本
来正常な側のスイッチングレギュレータが単なる過負荷
異常として処理されてしまう事態を回避するために、不
足電流状態の検出の概念が導入される。すなわち、故障
などのため出力電流が所定の閾値よりも低下したことを
不足電流状態として各スイッチングレギュレータにおい
て検出し、その旨を示す不足電流検出信号を制御部に出
力させ、これを受けた制御部が並行運転中の全てのスイ
ッチングレギュレータの動作を停止させる構成となって
いる。
このような直流電源回路の構成をスイッチングレギュ
レータが２台の場合について第３図に例示すると、交流
電源の入力端子I1と安定化直流電源の出力端子Ｏとの間
に並列接続されたスイッチングレギュレータ31,32と、
これらスイッチングレギュレータを制御する制御部33と
から構成されている。制御部33のフリップ・フロップ33
aは、外部から入力端子I2に供給される電源投入信号に
よってセットれ、スイッチングレギュレータ31と32とに
起動指令を供給する。スイッチングレギュレータ31と32
の一方がなんらかの障害のため出力電流が閾値よりも低
下すると、そのスイッチングレギュレータから不足電流
検出信号が制御部33のオアゲート33bに供給され、フリ
ップ・フロップ33aがリセットされてスイッチングレギ
ュレータ31と32に動作を停止させる。
レータが２台の場合について第３図に例示すると、交流
電源の入力端子I1と安定化直流電源の出力端子Ｏとの間
に並列接続されたスイッチングレギュレータ31,32と、
これらスイッチングレギュレータを制御する制御部33と
から構成されている。制御部33のフリップ・フロップ33
aは、外部から入力端子I2に供給される電源投入信号に
よってセットれ、スイッチングレギュレータ31と32とに
起動指令を供給する。スイッチングレギュレータ31と32
の一方がなんらかの障害のため出力電流が閾値よりも低
下すると、そのスイッチングレギュレータから不足電流
検出信号が制御部33のオアゲート33bに供給され、フリ
ップ・フロップ33aがリセットされてスイッチングレギ
ュレータ31と32に動作を停止させる。
なお、外部から入力端子I3に供給される制御信号はス
イッチングレギュレータ31,32内の制御部（31aなど）に
供給され、直流出力電圧値が制御される。
イッチングレギュレータ31,32内の制御部（31aなど）に
供給され、直流出力電圧値が制御される。
（発明が解決しようとする課題） 第３図に示した従来の直流電源回路では、外部から入
力された制御信号に従って直流出力電圧値を低下させる
場合、応答特性が適切でないと一時的に不足電流状態と
なり、電源回路の動作が停止してしまうという問題があ
る。
力された制御信号に従って直流出力電圧値を低下させる
場合、応答特性が適切でないと一時的に不足電流状態と
なり、電源回路の動作が停止してしまうという問題があ
る。
すなわち、第４図の波形図に示すように、出力電圧に
応じて電圧値が変動する出力帰還電圧ｃが電圧−パルス
幅変換用三角波ｂのスライスレベルとなり、オン駆動パ
ルスｄによりスイッチング・トランジスタＱがオン／オ
フ制御され、一次電力がトランスＴを介して二次側に伝
達される。出力された断続電圧はダイオードd1とd2で整
流され、チョークコイルＬとコンデンサC0で平滑化さ
れ、安定化直流電圧Ｖとして出力端子Ｏに連なる負荷に
供給される。トランスＴの二次側に出力される断続電圧
は、ダイオードd3により整流され、抵抗器r1,r2とコン
デンサC1で構成される充放電回路31bに供給される。こ
の充放電回路31bの出力電圧ｅは電圧比較器CMPの反転入
力端子に供給され、非反転入力端子に供給される閾値値
ｆと比較される。
応じて電圧値が変動する出力帰還電圧ｃが電圧−パルス
幅変換用三角波ｂのスライスレベルとなり、オン駆動パ
ルスｄによりスイッチング・トランジスタＱがオン／オ
フ制御され、一次電力がトランスＴを介して二次側に伝
達される。出力された断続電圧はダイオードd1とd2で整
流され、チョークコイルＬとコンデンサC0で平滑化さ
れ、安定化直流電圧Ｖとして出力端子Ｏに連なる負荷に
供給される。トランスＴの二次側に出力される断続電圧
は、ダイオードd3により整流され、抵抗器r1,r2とコン
デンサC1で構成される充放電回路31bに供給される。こ
の充放電回路31bの出力電圧ｅは電圧比較器CMPの反転入
力端子に供給され、非反転入力端子に供給される閾値値
ｆと比較される。
ここで、出力電圧値の低下を指令する制御信号ａが入
力されると、帰還電圧ｃが電圧−パルス幅変換用三角波
ｂの波高値を越えてオン駆動パルスｄが休止し、スイッ
チング・トランジスタＱがオフ状態を保つ。この間、ト
ランスＴの二次電圧が発生せず、充放電回路31bの出力
電圧ｅが抵抗器r2とコンデンサC1の素子定数で決まる時
定数で低下して閾値ｆを下まわり、一時的に不足電流の
状態となる。この結果、電圧比較器CMPからは不足電流
状態を示すハイレベル信号を出力され、スイッチングレ
ギュレータ31と32が正常であるにもかかわらずその動作
が停止されてしまう。
力されると、帰還電圧ｃが電圧−パルス幅変換用三角波
ｂの波高値を越えてオン駆動パルスｄが休止し、スイッ
チング・トランジスタＱがオフ状態を保つ。この間、ト
ランスＴの二次電圧が発生せず、充放電回路31bの出力
電圧ｅが抵抗器r2とコンデンサC1の素子定数で決まる時
定数で低下して閾値ｆを下まわり、一時的に不足電流の
状態となる。この結果、電圧比較器CMPからは不足電流
状態を示すハイレベル信号を出力され、スイッチングレ
ギュレータ31と32が正常であるにもかかわらずその動作
が停止されてしまう。
（課題を解決するための手段） 本発明の直流電源回路は、外部から受けた制御信号に
基づき各スイッチングレギュレータの直流電圧値を低減
させる際に各スイッチングレギュレータから受けた不足
電流検出信号を一定期間無効にする手段を制御部に備
え、応答特性が適切でないことによって生ずる一次的な
不足電流状態を無視することにより、電源源回路の動作
の安定化を実現するように構成されている。
基づき各スイッチングレギュレータの直流電圧値を低減
させる際に各スイッチングレギュレータから受けた不足
電流検出信号を一定期間無効にする手段を制御部に備
え、応答特性が適切でないことによって生ずる一次的な
不足電流状態を無視することにより、電源源回路の動作
の安定化を実現するように構成されている。
（実施例） 第１図は、本発明の一実施例に係わる直流電源回路の
構成をスイッチングレギュレータが２台の場合について
示すブロック図である。
構成をスイッチングレギュレータが２台の場合について
示すブロック図である。
この直流電源回路は、交流電源の入力端子I1と安定化
直流電源の出力端子Ｏとの間に並列接続さ並行運転され
るスイッチングレギュレータ11,12と、これらスイッチ
ングレギュレータを制御する制御部13とから構成されて
いる。制御部13のフリップ・フロップ13aは、外部から
入力端子I2に供給される起動信号によってセットされ、
スイッチングレギュレータ11と12に起動指令を供給す
る。
直流電源の出力端子Ｏとの間に並列接続さ並行運転され
るスイッチングレギュレータ11,12と、これらスイッチ
ングレギュレータを制御する制御部13とから構成されて
いる。制御部13のフリップ・フロップ13aは、外部から
入力端子I2に供給される起動信号によってセットされ、
スイッチングレギュレータ11と12に起動指令を供給す
る。
スイッチングレギュレータ11と12から出力される不足
電流検出信号は制御部13の２入力オアゲート13bに供給
されるが、このオアゲート13bとフリップ・フロップ13a
との間にはワンショットマルチなどのタイマ13cとアン
ドゲート13dとから構成される無効化回路が挿入されて
いる。この無効化回路は、外部から入力端子I3に供給さ
れる制御信号が出力電圧の低下を指令している場合に
は、オアゲート13bからのハイ出力を所定期間にわたっ
て無効にする機能を有している。
電流検出信号は制御部13の２入力オアゲート13bに供給
されるが、このオアゲート13bとフリップ・フロップ13a
との間にはワンショットマルチなどのタイマ13cとアン
ドゲート13dとから構成される無効化回路が挿入されて
いる。この無効化回路は、外部から入力端子I3に供給さ
れる制御信号が出力電圧の低下を指令している場合に
は、オアゲート13bからのハイ出力を所定期間にわたっ
て無効にする機能を有している。
第２図の波形図に示すように、出力電圧に応じて電圧
値が変動する出力帰還電圧ｃが電圧−パルス幅変換用三
角波ｂのスライスレベルとなり、オン駆動パルスｄによ
りスイッチング・トランジスタＱがオン・オフ制御さ
れ、一次電力はトランスＴを介して二次側に出力され
る。出力された断続電圧はダイオードd1とd2で整流さ
れ、チョークコイルＬとコンデンサC0で平滑化され、安
定化直流電圧として出力端子Ｏに連なる負荷に供給され
る。一方、トランスＴの二次側に出力される断続電圧は
ダイオードd3で整流され、抵抗器r1,r2とコンデンサC1
で構成される充放電回路11bに供給される。この充放電
回路11bの出力電圧ｅは電圧比較器CMPの反転入力端子に
供給され、非反転入力端子に供給される閾値ｆと比較さ
れる。
値が変動する出力帰還電圧ｃが電圧−パルス幅変換用三
角波ｂのスライスレベルとなり、オン駆動パルスｄによ
りスイッチング・トランジスタＱがオン・オフ制御さ
れ、一次電力はトランスＴを介して二次側に出力され
る。出力された断続電圧はダイオードd1とd2で整流さ
れ、チョークコイルＬとコンデンサC0で平滑化され、安
定化直流電圧として出力端子Ｏに連なる負荷に供給され
る。一方、トランスＴの二次側に出力される断続電圧は
ダイオードd3で整流され、抵抗器r1,r2とコンデンサC1
で構成される充放電回路11bに供給される。この充放電
回路11bの出力電圧ｅは電圧比較器CMPの反転入力端子に
供給され、非反転入力端子に供給される閾値ｆと比較さ
れる。
ここで、制御信号ａに出力電圧値の低下を指令する立
下がり点が出現すると、帰還電圧ｃが電圧−パルス幅変
換用三角波ｂの波高値を越えてオン駆動パルスｄが休止
し、スイッチング・トランジスタＱがオフ状態を保つ。
この間、トランスＴの二次電圧が発生せず、充放電回路
11bの出力電圧ｅが抵抗器r2とコンデンサC1の素子定数
で定まる時定数で低下して閾値ｆを下まわり、一時的に
不足電流の状態となる。この結果、電圧比較器CMPから
は不足電流状態を示すハイに立上がる。
下がり点が出現すると、帰還電圧ｃが電圧−パルス幅変
換用三角波ｂの波高値を越えてオン駆動パルスｄが休止
し、スイッチング・トランジスタＱがオフ状態を保つ。
この間、トランスＴの二次電圧が発生せず、充放電回路
11bの出力電圧ｅが抵抗器r2とコンデンサC1の素子定数
で定まる時定数で低下して閾値ｆを下まわり、一時的に
不足電流の状態となる。この結果、電圧比較器CMPから
は不足電流状態を示すハイに立上がる。
このように、制御部13内のオアゲート13bの出力はハ
イに立上がる。しかしながら、制御信号ａ中に出現する
立下がり点を検出すると一定期間ロー信号を出力するタ
イマ13cの出力がアンドゲート13dの他方の入力端子に供
給されているため、フリップ・フロップ13aはリセット
されず、スイッチングレギュレータ11と12の動作が継続
される。このため、一時的に閾値ｆを割り込んだ電圧値
ｅが再び閾値ｆよりも大きな値に復帰し、電圧比較器CM
Pの出力はロー状態に復帰する。出力電圧Ｖは初期の値V
1から低減後の定常値V1に変化する。
イに立上がる。しかしながら、制御信号ａ中に出現する
立下がり点を検出すると一定期間ロー信号を出力するタ
イマ13cの出力がアンドゲート13dの他方の入力端子に供
給されているため、フリップ・フロップ13aはリセット
されず、スイッチングレギュレータ11と12の動作が継続
される。このため、一時的に閾値ｆを割り込んだ電圧値
ｅが再び閾値ｆよりも大きな値に復帰し、電圧比較器CM
Pの出力はロー状態に復帰する。出力電圧Ｖは初期の値V
1から低減後の定常値V1に変化する。
（発明の効果） 以上詳細に説明したように、本発明の直流電源回路
は、並列接続されるスイッチングレギュレータに出力電
圧の低下が指令される場合には、各スイッチングレギュ
レータから出力される不足電流検出信号を一定期間無効
にする手段を備える構成であるから、応答特性の不適切
さによって電源回路の動作が停止してしまう事態が有効
に回避されるという効果が奏される。
は、並列接続されるスイッチングレギュレータに出力電
圧の低下が指令される場合には、各スイッチングレギュ
レータから出力される不足電流検出信号を一定期間無効
にする手段を備える構成であるから、応答特性の不適切
さによって電源回路の動作が停止してしまう事態が有効
に回避されるという効果が奏される。
第１図は本発明の一実施例の直流電源回路の構成を示す
ブロック図、第２図は第１図の回路の動作を説明するた
めの波形図、第３図は従来の直流電源回路の構成を示す
ブロック図、第４図は第３図の回路の動作を説明するた
めの波形図である。 I1……交流電源又は非安定化直流電源の入力端子、I2…
…起動信号の入力端子、I3……制御信号の入力端子、Ｏ
……直流安定化電源の出力端子、11,12……スイッチン
グレギュレータ、11a……制御部、11b……充放電回路、
CMP……不足電流検出信号を出力する電圧比較器、13…
…制御部、13a……フリップ・フロップ、13b……２入力
オアゲート、13c……ワンショットマルチから成るタイ
マ、13d……２入力アンドゲート、
ブロック図、第２図は第１図の回路の動作を説明するた
めの波形図、第３図は従来の直流電源回路の構成を示す
ブロック図、第４図は第３図の回路の動作を説明するた
めの波形図である。 I1……交流電源又は非安定化直流電源の入力端子、I2…
…起動信号の入力端子、I3……制御信号の入力端子、Ｏ
……直流安定化電源の出力端子、11,12……スイッチン
グレギュレータ、11a……制御部、11b……充放電回路、
CMP……不足電流検出信号を出力する電圧比較器、13…
…制御部、13a……フリップ・フロップ、13b……２入力
オアゲート、13c……ワンショットマルチから成るタイ
マ、13d……２入力アンドゲート、
Claims (1)
- 【請求項１】交流電圧又は非安定化直流電圧の給電線
と、共通の負荷に連なる安定化直流電圧の給電線との間
に互いに並列接続され並行運転される複数のスイッチン
グレギュレータと、これらスイッチングレギュレータの
動作状態を制御する制御部とを備え、 前記制御部は、外部から受けた起動信号に基づき各スイ
ッチングレギュレータに起動指令を発し、いずれかのス
イッチングレギュレータから受けた不足電流検出信号に
基づき各スイッチングレギュレータの動作を停止させ、
外部から受けた制御信号に基づき各スイッチングレギュ
レータから出力される直流電圧値を変化させると共にこ
の変化方向が少なくとも減少方向である場合には前記各
スイッチングレギュレータから受けた不足電流検出信号
を一定期間無効にする手段を備えたことを特徴とする直
流電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22781189A JP2797507B2 (ja) | 1989-09-02 | 1989-09-02 | 直流電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22781189A JP2797507B2 (ja) | 1989-09-02 | 1989-09-02 | 直流電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0393468A JPH0393468A (ja) | 1991-04-18 |
| JP2797507B2 true JP2797507B2 (ja) | 1998-09-17 |
Family
ID=16866752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22781189A Expired - Lifetime JP2797507B2 (ja) | 1989-09-02 | 1989-09-02 | 直流電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2797507B2 (ja) |
-
1989
- 1989-09-02 JP JP22781189A patent/JP2797507B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0393468A (ja) | 1991-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100379057B1 (ko) | 버스트 모드 스위칭 모드 파워 서플라이 | |
| US5675485A (en) | Switching mode power supply controller | |
| US9337739B2 (en) | Power controller with over power protection | |
| US7405954B2 (en) | Method and apparatus for conditional response to a fault condition in a switching power supply | |
| US7394669B2 (en) | Switching mode power supplies | |
| US20090180302A1 (en) | Switching power supply apparatus and semiconductor device used in the switching power supply apparatus | |
| JP2000354371A (ja) | パルス幅変調制御装置 | |
| US20080239607A1 (en) | Overload protection delay circuit for switching power supply | |
| US5568343A (en) | Circuit for protecting switching power source from overloads and shot circuits | |
| US6804126B2 (en) | Power supply start up circuit | |
| US5751565A (en) | Controlling pulse skip modulation in power conversion | |
| JPH11275857A (ja) | スイッチング電源回路 | |
| US6256179B1 (en) | Switching power supply apparatus | |
| US20170244320A1 (en) | Switching regulator | |
| US5497312A (en) | Drive signal controlled undervoltage lockout circuit | |
| JP2797507B2 (ja) | 直流電源回路 | |
| JPH11308857A (ja) | スイッチング電源装置 | |
| JP2728568B2 (ja) | 直流安定化電源装置 | |
| JPH0130387B2 (ja) | ||
| JP3465529B2 (ja) | 電源制御装置 | |
| JPH06276734A (ja) | 過電流保護回路 | |
| JP2021164252A (ja) | 電源装置 | |
| GB2263592A (en) | Improving stability of power supply system voltage by controlling timing of increase/decrease in power consumption of a load | |
| JPH1175368A (ja) | 多出力スイッチングレギュレータ | |
| JPH0255521A (ja) | 電圧安定化制御回路 |