JPS58200318A - 電源制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、一般的に調整直流電圧を発生させるための電
源、より具体的にいえば、負荷が大きく変化する場合で
−も一定の直流電圧を生成できるように制御できる切換
調整器を備えた電源に関するものである。

〔背景技術〕

本発明に最本近い先行技術の代表例としては、米国特許
第４０８４１０３号及び第４３０１４９７号がある。

切換調整器付き直流電源は、一般にコンピュータならび
に、直流サーボモータやステップ・モータなどの電気機
械装置を含むコンピュータ周辺装置に調整出力電圧を送
るために使用されてきた。

これらの電気機械的負荷が誘導性をもつため、装置の付
勢及び減勢中の電源の過渡電力需要が厳しくなる。これ
らの誘導性負荷の変化中に調整出力電圧を維持するには
、変化に急速に対応することのできる制御体系を電源が
備えることが望ましい。

米国特許第４３０１４９７号は、フライ・くツク変換器
式切換調整器付き電源の一例である。この特許に記載さ
れている電源は、主として負荷の変化及び電源入力端子
にかかる電源電圧の変化に＄かかわらず調整電圧をもた
らすために、フィードバック技術とフィードフォワード
検出修正技術を組み合わせで、電力変圧器と直列々スイ
ッチの「　　、オン」時間及び「オフ」時間を制御する
ものである。フィードバック信号は電源の出力電圧の昇
降を反映しており、この出力電圧を閉ループ式に制御す
るための電力変圧器の一次スイッチの制御因子の一つと
して使用される、同様にフィード・フォワード修正技術
は、電源入力電圧が上昇するとき電力変圧器の１次スイ
ッチの「オフ」時間を延長し、電源入力電圧が下降する
とき一次スイッチの「オフ」時間を短縮するため、電源
を駆動する際の電圧を検出することに関するものである
。

上述の型式の切換調整器付き電源では、過渡状態に応答
するように修正を行なう速度に実際上の限界がある。出
力電圧に関するこれらの過渡状態の影響を少なくするた
め、これらの電源中に大出力フィルターコンデンサを使
用：することができるが、フィルターコンデンサが余分
に加わるために、電源の重量、コスト、容積が大きくな
ってしまう。

（３） 米国特許第４０８４１０６号は、単一切換制御サイクル
内で過渡状態に関する修正を行なうために切換調整器付
き電源の電力切換素子について精密な切換順序を決定す
る方法と装置について記載している。しかしこの特許の
記載する方法を実現するのに必要なハードウェアは、多
くの商業的応用分野において許容される量を越えている
。またこの電源制御装置は、過渡状態が起こってから修
正行動をとるまで待機する必要がある。

従って、大規模で複雑なハードウェアも異常に大きなフ
ィルターコンデンサも必要とせずに、負荷の大幅な変化
に対してより優れた応答をもたらす改良された切換調整
器付き電源をもたらすことが非常に望ましい。

〔発明の概要〕

本発明によれば、電源にかかる可変負荷が、電源出力端
子の両端間に配置される前に予測される。

変化した負荷に対して電源が最適に応答するように、電
源変圧器の一次スイッチの「オン」時間及（４） び「オフ」時間が調整される。負荷変化が起こる前に計
算及び調節を行なうことができ、負荷変化の前又はそれ
と同時に適正な制御を行なうことができる。

本発明は、データ処理システムの電気機械装置に調整直
流電圧を送るための電源に特に適合している。これらの
電気機械装置、例えばプリン４５は通常は、電力を供給
される機械の電気機械装置の作動によって生じる電気的
負荷の将来の状態を完全に示す情報を伝えるデジタル制
御母線によって制御される。本発明では、デジタ／Ｌ？
制御母線を経て負荷に印加されるデジタル情報を使用し
て最適過渡応答を得るため、切換調整器付き電源中の１
個ないし複数個のスイッチの単一のオン・オフ・サイク
ルの適正な順序と持続時間が計算される。

切換調整器の切換素子用の制御装置は、定常動作中は通
常の方式（例えばパルス幅変調方式）で動作し、負荷変
化の直前及びその最中だけは過渡的予測制御モードで動
作することができる。この過渡的予測制御によって、従
来過渡状態のフィルタリングのためにしばしば用いられ
てきた異常に大きな出力フィルターコンデンサの必要が
なくなる。

これは、本発明による過渡抑制御手段が、制御ループと
一体になっているためである。

本発明の上記及びその他の目的、特徴、拡張及び利点を
明らかにするため、添付の図面に例示する如き本発明の
良好な実施例についてさらに詳しく説明する。

〔実施例〕

第１図を参照すると、−負荷装置１は、切換式電源７か
ら来る回線１７．上の出力電圧Ｖｏの電力を供給される
。この説明では、負荷装置１がプリンタであるとして話
を進めるが、当然のことながらその他の負荷装置に電力
を供給する電源も本発明に基づいて同様に調節できる。

負荷装置１として表示したプリンタは、印字される英数
字を表す２進コードをプリンタ母線２を介して受取るデ
ータ処理システムの構成要素である。これらの２進コー
ドは、プリンタ制御論理回路（図示せず）からプリンタ
母線に沿って伝えられるが、この制御論理回路は周知の
ものであり本発明には東金まれない。

また、以下でさらに詳しく説明する如き電源７の調整に
用いられる負荷予測制御装置３も、プリンタ母線２に接
続されている。

負荷装置１は、それに印加される予測可能な電力要件を
表わす特定のデータその他の刺激に対して反応する任意
の負荷とすることができる。負荷装置１として意図され
る装置型式の例としてプリンタを選んだのは、データ処
理システムのプリンタが、それに印加され得る可能な各
種の指令の実行において予１．じめ定められた種々の負
荷を示すためである。キャリア・り絡−ン指令の実行を
第１の負荷とすることができる。コンマ「、」の印字を
第２の負荷とすることができる。「Ｍ」の印字を第６の
負荷とすることができ、以下同様である。

実際には、プリンタがそれに印加されるいくつかの入力
直流電圧での各種の負湾を示すことがある。

この説明では話を簡単にするため、１つの直流電圧のみ
がブリイタに印加されるものとして示すが、（７） 当技術の専門家なら了解できるように、本発明は複数の
電圧要件をもつ負荷に給電するための複数の出力を備え
た電源にも適用することができる。

第１図に示した代表的電源７は、一般に上記に引用した
特許第４３０１４９７号の教示する調整技術などの先行
技術による調整技術を組合わせたものを含んでいる。交
流電圧が整流器兼フィルタ９に印加されて、未調整直流
電圧ｖｂ６生じ、それが切換トランジスタ１２のコレク
タに印加される。切換トランジスタ１２のエミッタは、
電圧変圧器１３の一次回路に接続されている。電力変圧
器１３の一次回路の他端は、接地されている。電力変圧
器１３の二次回路は、整流ダイオード１４とフィルター
コンデンサ１５を含むフライバック回路に接続されてい
る。

通常の制御装置８が、電源の出力端子から回線１６に沿
ってフィードバック電圧Ｖｆｂを受取る。

制御装置８はまた、□゛ｉ圧器１８の出力端子からダイ
オード整流器１９を介して送られるフィードフォワード
信号Ｖｆ　ｆｉも含んでいる。すなわち、（８） 制御装置８は、■ｆｆの形の未調整交流入力信号並びに
Ｖｆｂの形の調整出力信号の変化を表す信号を与えられ
る。切換トランジスタ１２のベースは、これらの入力信
号によって、基本的に一定な出力電圧Ｖｏを維持するた
め、適当にオン及びオフのどちらかに励振される。

制御装置８は、先行技術で知られているどんな形をとる
こともできる。すなわち、制御装置８はトランジスタの
オン時間とオフ時間の比を変えるための一定周波数で動
作するパルス幅変調器を含むことができるが、その他の
制御装置も使用できる。利用できる他の型式の制御装置
には、（ａ）一定オ図時間／可変周波数、（ｂ）一定オ
フ時間／可変周波数、（Ｃ）可変時間／可変周伐数で作
動するものがある。

負荷予測制御装置３から通常の制御装置８に通じる回線
５は、制御装置８の決定にもかかわらず、制御装置８の
正常な指令をオーバライドして切換トランジスタ１２を
オフ状態に保たせるように働く。同様に、負荷予測制御
装置３から制御装置８に通じる回線６は制御装置８の決
定にもかかわらず、切換トランジスタ１２をオン状態に
保たせるように働く。すなわち、負荷予測制御装置６の
機能は、負荷装置１によって表わされる！現在の電気的
負荷を監視し、この負荷を予め定められた将来の時間に
予め定められた指令を実行するための負荷要件と比較し
制御装置８をオーバライドしてトランジスタ１２の適正
なオン・オフ制御により電源７があらかじめ定められた
適当な時間にコード実行のために必要な誉の電力を負荷
装置１に利用させるようにすることであるｄ・ 負荷予測制御装置３の構成は第２図に示されている。プ
リンタ母線２からのデータ・バイトは負荷予測制御装置
によって抽出される。プリンタ母線２上のデータ・バイ
トは、負荷の将来の状態に関する情報を含んでいる。す
たわち、これらのデータ・バイトは、ｋの負荷が次に変
化するか−その変化が負荷の増大かそれとも減少か、及
びいつ負荷が変化するかについての情報を含んでいる。

さらに詳しく述べると、プリンタ母線２上に現われる８
ビツト・バイト中で例えば下位６ビツトは装置選択ビッ
トと呼ばれ、次に起こる負荷の変化の態様を示す。この
例では、バイト中の下位６ビツトが１１０の場合、それ
は文字選択モータが次に変化する負荷であることを示し
、一方０１０はハンマーが次に変化する負荷であること
を示す、この例を続けると、プリンタ母線２上の８ビツ
ト・バイト中の下から４桁目のビットは順序、ビットと
呼ばれ、このビットの状態が、装置選択ビットによって
記述される負荷が次に既存の負荷に追加されるのか、そ
れとも既存の負荷から落されるのかを示す。この例では
、「Ｏ」順序ビットは未了の負荷増加を表しくすなわち
、装置選択ビットによって指定される負荷が将来オンに
なる）、一方「１」順序ビットは未了の負荷減少を表わ
す。この例ではその他に、プリンタ母線２上のもう一つ
のビット（必ずしも８ビツト・バイトの一部分である必
要はない）は同期ビイニドと呼ばれ、このビットの状態
は装置選択ビットによって指定される負荷が変化すべき
ときに、プリンタ制御論理回路によって短期間に低状態
から高状態に変えられる。

プリンタ制御論理回路によって制御される負荷は、パル
スされた同期ビットの前端と同時に増加または減少する
。

第２図で、順序ビットはプリンタ母線２から回線２０に
沿ってタイマー制御回路２２に伝えられるが、後者につ
いては第６図に関して詳しく説明する。回線２１は、同
期ビットの状況をプリンタ母線２からタイマー制御装置
２２に伝える。

３個の装置選択ビットと順序ビットを含む下位４ビツト
は、読取専用メモリ（ＲＯＭ）２４及び２５中に記憶さ
れているテーブル用の低位桁アドレスを構成している。

ＲＯＭ２４および２５中に記憶されているテーブル用の
高位桁アドレスは、アナログ−デジタル（Ａ／Ｄ）変換
器２３からの出力であシ、高位桁アドレス母線２６に沿
ってＲＯＭ２４およびＲＯＭ２５に伝えられる。Ａ　／
　Ｄ変換器２６は、負荷装置１に現在送られている電源
７からの出力の量を検出するため、適当なやシ　　　　
□方で第１図の出力端子に接続されている。その出力量
の値がＡ　／　Ｄ変換器２３によってデジタル化され、
その出力量のデジタル表示がＲＯＭ２４及び２５中のテ
ーブルを適当にアドレスするための両メモリ中の高位桁
アドレスを表わしている。

ＲＯＭ２４及びＲＯＭ２５中のテーブルに記憶されてい
る値は、時間増分のデジタル表示である。

プリンタ母線２上の装置選択ビット及び順序ビットと電
源７の現在の出力との適当な組合せによって、ＲＯＭ２
４及び２５の各々中の特定の記憶場所がアドレスされる
、ＲＯＭ２４中のアドレスされた場所に記憶されている
時間増分は、オン時間母線２８に溢って伝えられ、カウ
ントダウン・タイマー３０をプリセットする。同様に、
ＲＯＭ２５中のアドレス場所く記憶されている時間増分
はオフ時間母線２９に沿って伝えられ、カウントダウン
・タイマー３１をプリセットする。その後、タイマー制
御回路２２からの回線３２上のトリガーオン信号及び回
線５３上のトリガーオフ信号に応じ、且つカウントダウ
ン・タイマー′５０及び６１に印加されるクロック信号
（このクロック信号は例えば母線２に沿って伝えられる
）に同期して、ホールドオン信号及びホールドオフ信号
がタイマー３０及び３１から線６及び５に生じ、電源７
中のトランジスタ１２の切換制御において制御装置８を
オーバライドするように用いられる。

従って、カウントダウン・タイマー６０及び３１は、プ
ログラム記憶式シングルショットとして作動する。これ
らのタイマーは、タイマー制御回路２２によって一度に
一個ずつ正しい順序で使用可能にされる。

次に第５図を参照すると、タイマー制御回路２２の回路
構成ならびにカウントダウン・タイマー３０及び３１へ
の接続が示しである。操作に当っては、ＡＮＤゲート４
４及び反転器４１の入力端子に印加される順序ビットの
レベルがＡＮＤゲート４２または４４を使用可能にする
。同期ビットとしてのパルスの短い時間中に１．ＡＮＤ
ゲート４２及び４４の２つの入力端子のうちのもう一方
が付勢される。同期ビットとしてパルスはカウントダウ
ン・タイマー６０及び６１のロード端子にも印加されて
、これらのタイマーに、それぞれＲＯＭ２４及び２５中
で現在アドレスされている記憶場所の内容をロードさせ
る。

同期ビットとしてのパルスは、また２ビツト・シフトレ
ジスタ５４の２つの記憶位置を２進数「１」でプリセッ
トする。シフトレジスタ５４の出力は回線５５を経てＡ
、ＮＤゲート４６及び４８の各々の一つの入力端子に伝
えられる。このシフトレジスタ５４の出力は、その中の
高位桁位置が２進数「１」のときは必ず高レベルにある
。

例えば゛、反転器４１に印加される順序ビットがゼロ、
即ち低レベルだとすると、ＡＮＤゲート４２は、同期ビ
ットとしてのパルスがあったトキ高出力をもたらし、こ
の高レベルがＯＲゲート４５ならびに、先に使用可能に
なったＡＮＤゲート４６を介してゲートされ、カウント
ダウン・タイマー３１をトリガして、それ匹印加される
クロック、ｉ・ ・パルスと同期してゼロまでカウントダウンを開始させ
る。このカウントダウンの時間中、カウントダウン・タ
イマー３１のホールドオフ出力は、高レベルにある。順
序ビットが１であった場合、ＡＮＤゲート４４からの高
レベルの出力がＯＲゲート４７およびＡＮＤゲート４８
を介してゲートされ、カウントダウン・タイマー３０の
カウントダウンを開始させる。

°　　最初、カウントダウン・タイマー３１の出方がア
ップレベルである場合、そのアップレベ／ｌ／　カＱＲ
ゲート５２を介してシフトレジスタ５４の入力端子にゲ
ート・される。これによって「０」ビットがシフトレジ
スタ５４の低位桁ビット位置にシフトされ、先に低位桁
ビット位置を占め５ていた「１」ビットは、高位桁ピッ
１［置にシフトされる。

カウントダウン・タイマー３１がゼロに達すると、その
出力信号が低レベルにもどる負方向転移によってシング
ルショット５０が出力パルスヲモたらし、それがＯＲゲ
ート４７を介してゲートされタイマー３０のカウントダ
ウンを開始させる。

タイマー６０がカウントダウンしている間、そのホール
ドオン出力は高レベルにある。カウントダウン・タイマ
ー３１が唯初に作動するものであつた場合、ホールドオ
ン出力のレベルが低レベルにもどるとき、その出力の負
方向転移によってシングルショット４９がパルスを出し
、それがＯＲゲート４５を介してゲートされてタイマー
３１のカウントダウンを開始させるはずである。

２個のカウントダウン・タイマーのうち２番目にカウン
トダウンするタイマーの出力がアップレベルになると、
そのアップレベルがＯＲゲート５２を介してシフトレジ
スタ５′４の入力端子にゲートされる。これによって追
加の「０」ビットがシフトレジスタ５４の低位桁ビット
位置にシフトされ、先に低位桁ビット位置を占めていた
「０」ビットは高位桁ビット位置にシフトされる。この
とき回線５５上のシフトレジスタ５４の出力は低レベル
になり、カウントダウン・タイマーの出力はもはやシン
グルショットの経路を経て互いをトリガすることができ
ない。

以上、電源の出力端子に゛接続される負荷の変化が予想
される状況において使用するための負荷予測制御を含む
電源装置を示した。電力変圧器の一次スイッチの「オン
」時間及び「オフｊ時間は変化する負荷に対する電源の
応答が最適となるように調節されを。

本発明をその良好な具体例に則して特に示し説明してき
たが、当技術の専門家には了解されるように、本発明の
範囲から外れることなく、その形状及び細部に種々の□
変更を加えることができる。

【図面の簡単な説明】

第１図は、負荷装置に供給する電力を適正に調節するた
めに□本発明による負荷予測制御装置を組込んだ電源装
置を示す図である。 第′２図は、本発明による負荷予測制御装置の回路構成
図である。 第６図は、第２図のタイマー制御回路２２の回路構成図
であ億。 １・・・・負荷装置、３・・・・負荷予想制御装置、７
・・・・電源、２３・・・・ディジタル−アナログ変換
器、２２・・・・タイマー制御回路、２４及び２５・・
・・読取専用メモリ、３０及び３１・・・・カウントダ
ウン・タイマー。 Ｌ　　　　　　　　　　　　　　　　　　　　　　　　
ＪＦＩＧ、　　１

Claims (1)

【特許請求の範囲】
1. 制御可能な電源及び与えられるデータに反応して複数の
   所定の負荷のうちの１つを選択して上記電源の出力端子
   に接続する負荷装置に関連している電源制御装置であっ
   て、上記データに対する上記負荷装置の反応の前に上記
   データを検出する手段と、該手段によって検出される上
   記データに応じて、その後の上記負荷装置の反応時間中
   上記負荷に対してほぼ一定の電圧を与える様に上記電源
   から上記負荷装置への電力を増減する手段とを有するこ
   とを特徴とする電源制御装置。