JPH02177741A - 同期状態検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、例えばＢＳ放送（衛星放送）の音声伝送のよ
うなシンクビット（同期信号）を有するディジタル伝送
系の同期状態検出回路に関するものである。

［従来の技術］ ディジタル伝送系の身近な例としては、ＢＳ放送の音声
伝送がある。このＢＳ音声伝送方式の伝送諸元によれば
、１フレームを構成する２０４８ビツト内にシンクビッ
トが１６ビツト含まれている。正常な同期状態では、■
フレームの２０４８ビツト毎に１回シンクビットが検出
されている。そして、このときに検出される１６ビツト
のフレームパルスをもとにして、ディジタルデータのデ
コード処理が行なわれる。

しかしながら、たとえディジタル伝送いっても、外来ノ
イズなどの原因によってディジタルデータにエラーが含
まれることがある。このエラーがシンクビットに含まれ
ると、ディジタルデータのデコードを完全に誤るという
重大なエラーになる。

そこで、このような場合には、シンクビットが検出され
なくても、前回のフレームパルスから２０４８ビツト目
にパルスを立て、これによってエラー補償が行なわれて
いる。しかし、放送終了時などでは、完全にデータがな
くなっているので、受信装置を非同期状態にしなければ
ならない。

ところで、従来の同期状態検出は、例えば第２図に示す
ような回路によって行なわれている。

この例は、シンクビットが検出されないフレームがある
特定の回数、例えば数十フレーム程度連続していた場合
には、非同期状態と判定するものである。

同図において、１６個の端子を有する入力端子群］、Ｏ
には、外部より１６ビツトの受信同期信号が入力される
ようになっている。他方、１６１１ｉｆｆの端子を有す
る端子群１２には、あらかじめ定められた同期信号の同
期パターンが入力されている。

ＢＳ放送の場合、このパターンは、ｒｏｏｏｌｏｏｌ　
１０１０１１１　ＬＯＪである。

入力端子群１０及び端子群１２の各端子は、比較器１４
の排他的論理和の演算を行なう１６個のＥＸＯＲ回路を
有するＥＸＯＲ回路群１Ｇの入力側に各々接続されてい
る。これによって、受信同期信号と比較同期パターンと
がビット毎に比較されるようになっている。

次に、ＥＸＯＲ回路群１Ｇの各ＥＸＯＲ回路の出力側は
、論理和の演算を行なうＯＲ回路１８の入力端に各々接
続されている。このＯＲ回路１８の出力側は、一方にお
いて比較器１４の一方の出力端子２０に接続されており
、他方においてインバータ２２を介して他方の出力端子
２４に接続されている。出力端子２０は、比較結果にエ
ラーありの場合に論理値の「Ｈ」の信号が出力される端
子であり、出力端子２４は、比較結果にエラ７なしの場
合に論理値のｒＨ４が出力される端子である。

また、出力端子２０は、ｎ進カウンタ２６のイネーブル
入力端子ＥＮに接続されており、出力端子２４は、クリ
ア入力端子ＣＬに接続されている。このｎ進カウンタ２
６のタロツク入力端子ＧＫには、フレームパルスが入力
される端子２８が接続されており、そのｌ　／　ｎカウ
ント出力側は、非同期検出出力端子３０に接続されてい
る。フレームパルスは、】フレームに１回端子２８に入
力されるパルスである。

次に、以上のような従来装置の動作について説明する。

入力端子群１０に入力された１６ビツトの信号は、端子
群１２に人力されている同期パターンと比較器１４によ
ってビット毎に比較される。ココテ、ＥＸＯＲ回路群１
Ｇの各ＥＸＯＲ回路では、各入力の論理値が一致すれば
「Ｈ」、致しないときはｒＬＪの論理値信号が出力され
る。

まず、入力信号と同期パターンとがすべてのビットで一
致するときには、ＯＲ回路１８の入力がすべて論理値の
ｒＬＪとなり、従ってその出力も論理値のｒＬＪとなる
。これがインバータ２２に入力されると、その出力は論
理値のｒＨＪとなり、これが出力端子２４からｎ進カウ
ンタ２６のクリア端子ＣＬに入力される。このため、ｎ
進カウンタ２６は、クリアされることとなる。

これに対し、いずれか一つのビットでも一致しないとき
は、該当するＥＸＯＲ回路からの出力が論理値のｒＨＪ
となり、ＯＲ回路１日の出力も論理値のｒＨＪとなる。

これが、出力端子２０からｎ進カウンタ２６のイネーブ
ル端子ＥＮに人力されると、クロック端子ＣＫへのフレ
ームパルス入力毎にカウントが行なわれて、カウント値
が「＋１」となる。

以上の動作がフレーム毎に行なわれ、人力信号、と同期
パターンが一致してエラーがないときはｎ進カウンタ２
６のクリアが行なわれ、エラーが存在する場合にはカウ
ントアツプが行なわれる。

従って、エラーありの状態が連続してｎフレーム続いた
場合に限り、そのクリアが行なわれず、ｎ進カウンタ２
６から端子３０に非同期検出出力が行なわれることとな
る。

仮に、ｎが数ｌＯに設定されているとすると、連続した
数１０フレームにおいて同期信号検出にエラーが発生し
た場合に限り、非同期状態が検出されることとなる。

［発明が解決しようとする課題］ このように、従来の装置においては、同期パターンと一
致しないフレームが数１０回程度連続した場合に非同期
状態として検出するようになっている。従って、検出ま
でに数１０フレームの時間を要する。その間は、信号が
あるものとみなしているので、間違ってそのデコードが
行なわれ、大きなエラー音が出力される。例えば、ＢＳ
放送の場合、放送終了やＲＦ系断線等の信号途絶が生じ
た際には、大きなボッ音が生じる。

これは、同期信号ないしシンクビットが１６ビツトもあ
るのに、これと同期パターンとが全体として一致するか
どうかという２通りの単純な判断しか行なっていないこ
とに起因する。

本発明は、かかる点に鑑みてなされたもので、短時間で
良好に人力信号の非同期状態を検出することができる同
期状態検出回路を提供することを、その目的とするもの
である。

［課題を解決するための手段］ 本発明は、ディジタル信号伝送系で多重化された同期信
号を各ビット毎に基準パターンと比較し、その比較結果
に基づいて伝送信号の同期状態検出を行なう同期状態検
出回路において：前記比較結果に含まれるエラー個数を
検出するエラー個数検出手段と；検出されたエラー個数
の程度に応じた重み付けカウントを行なって非同期状態
を検出するカウント手段とを備えたことを特徴とするも
のである。

［作用］ 本発明によれば、検出されたエラー個数は、その程度に
応じて重み付けされてカウントされる。

伝送信号の伝送終了などの場合は、エラー個数が多いの
で、大きな重み付けが行なわれる。伝送信号にノイズが
含まれているような場合は、エラー個数が少ないので、
小さな重み付けが行なわれる。

し実施例１ 以下１本発明の実施例について、第１図を参照しながら
説明する。なお、上述した従来例と同様の構成部分につ
いては、同一の符号を用いることとする。

同図において、ＥＸＯＲ回路群１６の ＥＸＯＲ回路の出力側は、ディジタル加算器３２の入力
側に接続されている。このディジタル加算器３２の出力
側は、ランク付回路３４の入力側に接続されている。

次に、ランク付回路３４の出力端子のうち、端子ＴＡは
、カウンタ３６．３８．４０のクリア端子ＣＬに各々接
続されており、端子ＴＢは、カウンタ３６のイネーブル
端子ＥＮに接続されている。また、端子ＴＣは、ＯＲ回
路４２の一方の入力端に接続されており、端子ＴＤは、
ＯＲ回路４４の一方の入力側に接続されている。

また、カウンタ３６の１／に出力側は、ＯＲ回路４２の
他方の入力側に接続されており、このＯＲ回路４２の出
力側は、カウンタ３８のイネーブル端子ＥＮに接続され
ている。更に、カウンタ３８のｌ／Ｉ２出力側は、ＯＲ
回路４４の他方の入力端に接続されており、このＯＲ回
路４４の出力側は、カウンタ４０のイネーブル端子ＥＮ
に接続されている。

更に、カウンタ３６．３８．４０のクロック端子ＣＫに
は、端子１２からフレームパルスが入力されるようにな
っており、カウンタ４０の１／ｍ出力側は、非同期検出
信号出力端子３０に接続されている。

以上の各部のうち、ディジタル加算器３２は、人力に含
まれる論理値「Ｈ」の個数、すなわちエラー数を５ビツ
トで出力する個数検出回路として動作するものである０
例えば、エラーの個数が「０」個であればｒｏｏｏｏｏ
Ｊが出力され、その個数が「１」個であればｒｏｏｏｏ
ｌＪが出力され、その個数が「５」個ならばｒｏｏｌｏ
ｌＪが出力され５、その個数が「１６」個ならばｒｌｏ
ｏｏｏＪが出力される。

次に、ランク付回路３４は、以上のようなディジタル加
算器３２からの入力数値によって、あらかじめ設定され
たランクに当てはまるＴＡ〜ＴＤのいずれかの出力端子
に論理値「Ｈ」の出力を行なうものである。出力端子Ｔ
Ａは、エラーがない場合に出力を行なうものであり、出
力端子ＴＢは、エラー数が比較的小さい１個の場合に出
力を行なうものである。また、出力端子ＴＣは、エラー
数が中程度の２〜３個の場合に出力を行なうものであり
、出力端子ＴＤは、エラー数が大きい４個以上の場合に
出力を行なうものである８次に、カウンタ３６，３８．
４０は、全体として重み付カウンタを構成している。各
カウンタ３６．３８．４０のクリアは、ランク付回路３
４の出力端子ＴＡの出力によって行なわれるようになっ
ている。すなわち、エラーがない場合には、すべてのカ
ウンタがクリアされる。

これらのカウンタのうち、カウンタ３６は、ランク付回
路３４の出力端子ＴＨの出力が連続してに回あったとき
にカウント出力を行なうものである。すなわち、エラー
数が１個のときは、そのフレームかに回連績したときに
始めてカウントが行なわれるように重み付けが行なわれ
ている。

次に、カウンタ３８は、ランク付回路３４の出力端子Ｔ
Ｃの出力、又はカウンタ３６の出力のいずれかが連続し
て２回あったときにカウント出力を行なうものである０
例えば、エラー数が１個のフレームがｋｘＩ２回連続回
連上き、エラー数が２〜３個のフレームが２回連続した
ときなどに始めてカウントが行なわれるように重み付け
が行なわれている。

次に、カウンタ４０は、ランク付回路３４の出力端子Ｔ
Ｄの出力、又はカウンタ３８の出力のいずれかが連続し
てｍ回あったときにカウント出力を行なうものである０
例えば、エラー数が１個のフレームがｋｘβ×ｍ回連続
したとき、エラー数が４個以上のフレームがｍ回連績し
たときなどに始めてカウントが行なわれるように重み付
けが行なわれている。。

以上のように、カウンタ全体としての出力は、個数の多
いエラーが発生しているときは比較的短時間で１個数の
少ないエラーが発生しているときは比較的長時間で行な
われるようになっている。

次に、上記実施例の全体的動作について説明する。上述
したように、入力端子群ｌＯに入力された■６ビツトの
信号は、端子群１２に入力されている同期パターンとＥ
ＸＯＲＸＯＲ回路群上６てビット毎に比較される。ここ
で、ＥＸＯＲＸＯＲ回路群上６ＸＯＲ回路では、各入力
の論理値が一致すればエラーを示す論理値ｒＨＪが、一
致しないときは論理値ｒＬＪが各々出力される。

次に、各ＥＸＯＲ回路からのエラー出力は、ディジタル
加算器３２で加算され、そのフレームに含まれる全エラ
ー数がランク付回路３４に５ビツトで入力される。ラン
ク付回路３４では、そのエラー数に応じて、出力端子Ｔ
Ａ−ＴＤのいずれかから論理値ｒｌ（Ｊの出力が行なわ
れる。

例えば、エラー数が４個以上の場合には、論理値ｒＪの
信号がＯＲ回路４４に入力され、更にＯＲ回路４４から
論理値ｒＨＪの信号がカウンタ４０に入力される。この
ため、カウンタ４０がイネーブル状態となり、クロック
端子ＣＫに対するフレームパルスの入力によってそのイ
ンクリメントが行なわれる。

このようなエラー数４個以上のフレームがｍ回連績して
受信された場合には、カウンタ４０の出力が論理値のｒ
Ｈ４となり、端子３０から非同期状態の検出信号が出力
されることとなる。

次に、エラー数が２〜３個の場合は、出力端子ＴＣから
論理値ｒＨ」の信号がＯＲ回路４２に人力され、更にＯ
Ｒ回路４２から論理値ｒＨＪの信号がカウンタ３８に入
力される。このため、カウンタ３８がイネーブル状態と
なり、クロック端子ＣＫに対するフレームパルスの入力
によってそのインクリメントが行なわれる。

このようなエラー数２〜３個のフレームが２回連続して
受信された場合には、カウンタ３８の出力が論理値の「
Ｈ」となり、これがＯＲ回路４４を介してカウンタ４０
に入力され、そのインクリメントが行なわれることとな
る。

次に、エラー数が１個の場合は、出力端子ＴＢから論理
値「Ｈ」の信号がカウンタ３６に入力される。このため
、カウンタ３６がイネーブル状態となり、クロック端子
ＧＫに対するフレームパルスの人力によってそのインク
リメントが行なねれる。

このようなエラー数１個のフレームかに回連績して受信
された場合には、カウンタ３６の出力が論理値の「Ｉ（
」となり、これがＯＲ回路４２を介してカウンタ３８に
入力され、そのインクリメントが行なわれることとなる
。

次に、エラー数が０個のときは、出力端子ＴＡから論理
値ｒＨＪの信号がカウンタ３６゜３８．４０のクリア端
子ＣＬに入力され、何れのカウンタもクリアされる。

以上のカウント動作は、比較的単純な場合であるが、実
際にはエラーが不規則に発生するため、以上の動作を組
み合わせた非常に複雑なカウント動作が行なわれる。

放送終了などの場合には、例えばエラー数４個以上のフ
レームが連続して発生することとなるので、最も短い場
合にはｍフレームで非同期状態が検出されることとなる
。

以上のように、本実施例によれば、各フレームに含まれ
るエラーの個数によって非同期判別の重みを変更してい
るので、信号がとぎれた際の非同期検出は速やかに行な
われる。特に、音声のディジタル伝送などでは、信号が
とぎれているにもかかわらず同期状態と判断されると大
きな雑音となる。従って、上記実施例のように速やかに
非同期状態を検出することによって、かかる雑音の発生
を防止することができる。

また、各信号にノイズが混入しているような場合には、
はとんどの場合エラー数が小となる。

従って、カウンタ３６．３８．４０の進みが遅（なり、
結果的に同期状態を誤って非同期状態と検出するおそれ
は極めて少ない。

なお、本発明は、何ら上記実施例に限定されるものでは
な（、同様の作用を奏するように設計変更してよい０例
えば、ランク付回路におけるエラー個数のランク付け、
カウントの重み付けの程度（ｋ、１．ｍの値）、カウン
タの個数は、必要に応じて適宜設定してよい。

また、本発明の適用例としては、上述したＢＳ放送以外
のディジタル伝送系であってもよｌ／Ｘ。

［発明の効果］ 以上説明したように、本発明によれば、エラー個数を重
み付けを行なってカウントすることとしたので、短時間
で良好に入力信号の非同期状態を検出することができる
。

【図面の簡単な説明】

第１図は本発明にかかる同期状態検出回路の一実施例を
示す回路図、第２図は従来装置の一例を示す回路図であ
る。 １０−−・入力端子群、１２・−・端子群、１６・・・
ＥＸＯＲ回路群、３２・−・ディジタル加算器、３４−
−・ランク付回路、３６．３８．４０・・・カウンタ。 特許出願人　　日本ビクター株式会社 代表者　垣木邦夫

Claims (1)

1. 【特許請求の範囲】 　ディジタル信号伝送系で各伝送信号に含まれる同期信
   号を各ビット毎に基準パターンと比較し、その比較結果
   に基づいて伝送信号の同期状態検出を行なう同期状態検
   出回路において、 前記比較結果に含まれるエラー個数を検出するエラー個
   数検出手段と、検出されたエラー個数の程度に応じた重
   み付けカウントを行なって非同期状態を検出するカウン
   ト手段とを備えたことを特徴とする同期状態検出回路。