JPH02177580A - 半導体磁気抵抗素子及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体の磁気抵抗効果を利用して磁界の変化
を検出する各種センサ、例えば１回転センサ、位置検出
センサ等に用いられる半導体磁気抵抗素子及びその製造
方法に関するものである。

従来の技術 半導体に磁界を加えると抵抗が変化する現象は、磁気抵
抗効果として知られておシ、現在、この効果を利用して
位置の検出１回転体の検出を行う磁気抵抗素子が作られ
ている。

従来の磁気抵抗素子を第３図及び第４図に示す。

第３図は、従来の磁気抵抗素子の上面図であり。

第４図は、従来の磁気抵抗素子のパターンの形成方法を
示す図である。第３図において１０は基板であり、アル
ミナやガラス板などが用いられる。

１１は感磁部であシ、磁気抵抗層１２と短絡電極１３と
からなっている。前記磁気抵抗層１２には、電子移動度
が高いという理由から、ＩｎＳｂ等の化合物半導体が用
いられ、真空蒸着等により、−変信の基板上に着膜した
ものを前記基板１０上に転写接着したもののほかに単結
晶片を研磨して薄片化したものを接着したものが用いら
れる。前記短絡電極１３には、Ｃｕ、Ｎｉ、ムｅ等の蒸
着膜等が用いられる。１４は、外部取りだし用の端子電
極であり、この両端で抵抗値の変化を読み取り位置の検
出を行う。この端子電極１４には、前記短絡電極１３に
用いられるのと同様の材料が、一般に用いられるが、外
部リード線との接続を容易に行うために、はんだ等を前
記端子電極１４０表面に被覆することもある。磁気抵抗
素子の特性感度は、ｆａ気低抵抗層１２電子移動度と、
前述した短絡電極１３からなる感磁部１１の寸法比１／
Ｗに依存する。ｅ及びＷは一般には数十から数百ミクロ
ンの寸法である。

次Ｋ、従来の磁気抵抗素子の製造方法について述べる。

まず、基板１０上に磁気抵抗層１２を、基板１０上に接
着により形成する。−前記磁気抵抗層１２を蒸着膜で形
成する場合には、前記磁気抵抗膜１２には表面が平坦な
基板、例えば、マイカ基板上に蒸着したものを用いる（
第４図＆）。次に電極層１６を真空蒸着等で形成する（
第４図ｂ）。

その後、フォトリソグラフィー技術およびエツチング技
術を用いて前記電極層１６を所定の形状に加工する（第
４図Ｃ）。その後、再びフォトリソグラフィー技術およ
びエツチング技術を用いて前記磁気抵抗層１２を所定の
形状に加工する（第４図ｄ）。以上で磁気抵抗素子の一
応の形状を得るが、一般には最後に保護膜形成及びリー
ド線の接続をする。

ところで、前記第３図に示した従来の磁気抵抗素子では
、磁気抵抗ＮＡｌ２と電極層１６の間の密着力が弱く特
性のばらつきが大きくなるという課題がある。膜の密着
力を増大するためには１例えば、高温熱処理によシ前記
磁気抵抗層１２と、前記電極層１６の間に前記磁気抵抗
層材料と、前記電極材料からなる合金層を形成する方法
があるが。

この方法では結晶構造の変化により更に密着力が低下し
てしまう。

次に磁気抵抗層１２の表面に凹凸を形成して、アンカー
効果を利用して前記磁気抵抗層１２と、前記電極層１６
の密着力を増大する方法が考えられる。

この方法として、前記磁気抵抗層１２０表面を粗面化し
て凹凸を形成する方法が考えられる。しかしながら、第
６図に示した通り、５１気抵抗層１２の電子移動度は、
磁気抵抗層１２の厚さに依存しており、従って前記磁気
抵抗層１２の表面を粗面化することは、磁気特性の低下
につながる。また。

前述した通り、磁気抵抗素子の形成には、フォトリソグ
ラフィー技術が一般に用いられるが、凹凸のある主要膜
表面上にレジストパターンを形成すその結果磁気特性が
悪くなる。つまり、第６図ａからｄに示した通り、凹凸
のある主要膜１６の表面上に形成されたレジスト膜１７
のパターンの。

レジストと下地場との境界付近のパターンエツジ１７′
は、一般に下地の影響によって凹凸ができやすく、その
結果エツチング後の、主要膜１６のパターンエツジも凹
凸の多いものとなる。従って。

この方法を半導体磁気抵抗素子の加工に適用した場合、
磁気抵抗層及び電極層のパターンは、第７図（上面図）
及び第８図（断面図）に示したように仕上がり寸法の精
度、例えば１／Ｗがばらついて、素子の特性のばらつき
の要因となってしまう。

発明が解決しようとする課題 以上に述べた通り、従来の半導体磁気抵抗素子では、磁
気抵抗層と電極層の密着性が悪く、素子の特性のばらつ
きの原因となる課題、また、前記磁気抵抗層と電極層と
の密着力を上げるために、例えば、熱処理１表面の凹凸
の形成といった方法を用いることは、素子の特性の劣下
が生じるといった課題がちシ、前述した課題を全面的に
解決する方法は未だ確立されていない。

本発明は、このような従来の問題点を解決するためのも
のであり、真空蒸着法等で磁気抵抗層上に生成した電極
場の付着力が強く、しかも寸法精度の良好な前記磁気抵
抗層と電極場の微細形状を有する半導体磁気抵抗素子を
、簡単な工法で実現することを目的とする。

課題を解決するための手段 前記課題を解決するために本発明は、基板上に形成する
磁気抵抗素子の表面上のみに、粗面化処理を施し、この
磁気抵抗層上に短絡電極を形成した構成とするものであ
る。

作用 この構成により、前記磁気抵抗層表面上の、電極層を生
成する部分を、予め粗面化しであるので、前記磁気抵抗
層と前記電極層との密着力は必要量を十分得ることがで
きることとなる。

実施例 本発明による一実施例を第１図、第２図に示した真空蒸
着法により電極層を生成した半導体磁気抵抗素子及びそ
の製造方法で説明する。

第１図は、本実施例で作成した半導体磁気抵抗素子の上
面図であシ、第２図１から６はこの素子パターンの形成
方法を示す断面図である。第１図で基板１．磁気抵抗層
２と短絡電極３よりなる感磁部６．端子電極４などの構
成は、第３図に示した従来のものと同じである。第２図
１は、基板１上に形成した磁気抵抗層２上に所定のパタ
ーンでフォトレジスト膜６を形成する工程である。本実
施例では、ガラス基板上にＩｎ８ｂの蒸着膜を転写接着
で形成しておシ、接着後のＩｎＳｂ蒸着膜の表面は凹凸
が少なくできているので、前記フォトレジスト膜６のエ
ツジ部分６′は凹凸が少なく仕上がっている。また、フ
ォトレジスト膜６のパターン形成は、通常のフォトリン
グラフイー技術で形成した。第２図すは、前記フォトレ
ジス）　Ｍ　６を形成していない部分を粗面化する工程
である。

粗面化は、本実施例ではＩｎＳｂのエツチング液である
硝酸系の溶液に浸けて行った。第２図Ｃは電極層３．３
′を真空蒸着法で生成する工程であり、Ｃｕの蒸着膜を
用いている。第２図ｄは、前記フォトレジスト１１１６
及び前記フォトレジスト膜６上の電極層３′を除去する
工程であり、一般に用いられているレジスト剥離剤を用
いて除去している。

更に従来と同様の方法を用いて不用な部分の磁気抵抗Ｎ
２を除去して、磁気抵抗素子を得る（第２図・）。こう
して得た半導体磁気抵抗素子の短絡電極層３は、下地に
ある磁気抵抗層２との密着力がよい。また、第１図に示
すように前記短絡電極層３のパターンエツジおよび前記
磁気抵抗層２のパターンエツジに凹凸の少ない寸法精度
のよいものとなった。その結果、本実施例で得た素子の
抵抗値のばらつきは２％以内におさままた。以上が本発
明の一実施例である。

発明の効果 以上のように本発明によれば、従来技術のように磁気抵
抗層の表面上の電極層を形成する部分は平坦ではなく、
凹凸を有するので、前記磁気抵抗層と前記短絡電極層と
の密着力は向上する。また。

従来技術のようにパターンエツジの凹凸が激しいレジス
トパターンを用いて所要の電極層パターン及び磁気抵抗
層パターンを形成するのではなく。

パターンエツジの凹凸の小さいレジストパターン間に電
極層を形成するので、得られる電極層及び磁気抵抗層の
パターンエツジは直線性のよいものとなる。その結果、
パターンの寸法精度が向上し、抵抗値などの特性のばら
つきが小さくなるという効果がちる。

【図面の簡単な説明】

第１図は本発明の一実施例による半導体磁気抵抗素子の
上面図、第２図ａから６は本発明の一実施例の所要パタ
ーンの形成方法を示す断面図、第３図は従来方法で得た
半導体磁気抵抗素子の上面図、第４図１からｄは従来の
所要パターンの形成方法を示す断面図、第５図は磁気抵
抗層の厚さと電子移動度の関係を示す図、第６図ａ−（
１は凹凸のある主要膜にフォトリングラフイー技術を適
用したときの状態を示す図、第７図は従来方法で得た半
導体磁気抵抗素子の上面図、第８図は第７図に示した素
子の断面図である。 １・・・・・・基板、２・・・・・・磁気抵抗層、３・
・・・・・電極層、６・・・・・・フォトレジスト膜。 代理人の氏名　弁理士　粟　野　重　孝　ほか１名第 図 第 図 第 図 第 図 第 図 屓１と１子芳虻麦Φ関仕 屓 厚 ＜７ｔｍλ 第 図

Claims (2)

【特許請求の範囲】
1. （１）基板上に形成した磁気抵抗層と、短絡電極とから
   なり、前記短絡電極を形成する前記磁気抵抗層の表面の
   みに粗面化処理を行った半導体磁気抵抗素子。
2. （２）磁気抵抗素子の電極パターンを、磁気抵抗層を形
   成した基材の、短絡電極を生成する主表面上に、所定の
   形状でフォトレジスト膜を形成する工程と、前記主表面
   上の前記フォトレジスト膜を形成していない部分を粗面
   化する工程と、前記主表面上に前記短絡電極を前記フォ
   トレジスト膜の膜厚以下に生成する工程と、前記フォト
   レジスト膜を除去する工程とから成る半導体磁気抵抗素
   子の製造方法。