JPH0217737A - 優先順位機能付ｎ：１セレクタ回路 - Google Patents
優先順位機能付ｎ：１セレクタ回路Info
- Publication number
- JPH0217737A JPH0217737A JP63168491A JP16849188A JPH0217737A JP H0217737 A JPH0217737 A JP H0217737A JP 63168491 A JP63168491 A JP 63168491A JP 16849188 A JP16849188 A JP 16849188A JP H0217737 A JPH0217737 A JP H0217737A
- Authority
- JP
- Japan
- Prior art keywords
- data
- hunting
- counter
- priority
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 14
- 230000004069 differentiation Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 8
- 101100412103 Arabidopsis thaliana REC3 gene Proteins 0.000 description 4
- 101100528972 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RPD3 gene Proteins 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
ｎビットの信号から優先順位をつけてピノ１−１Ｍ沢を
行い、保護回路を設けて同期検出を行うｎ：１セレクタ
回路に関し、 優先順位の高いビットでの故障等による無限ループ動作
を防止することを目的とし、 ｎ個のデータより１個のデータを選択するｎ：１セレク
タと、選択されたデータを保護して同期検出を行う保護
回路部と、ｎ個のデータの優先順位を設定する優先順位
設定カウンタ部とを設け、上記優先順位設定カウンタ部
においてカウント値の小さい方から優先順位の高い検出
データを選択するようにし、特定ビットを検出した場合
にカウンタを止めて検出データを選択し続け、次の特定
ビットを検出できなかった場合に前記カウント値の次の
値からカウント開始するよう構成する。
行い、保護回路を設けて同期検出を行うｎ：１セレクタ
回路に関し、 優先順位の高いビットでの故障等による無限ループ動作
を防止することを目的とし、 ｎ個のデータより１個のデータを選択するｎ：１セレク
タと、選択されたデータを保護して同期検出を行う保護
回路部と、ｎ個のデータの優先順位を設定する優先順位
設定カウンタ部とを設け、上記優先順位設定カウンタ部
においてカウント値の小さい方から優先順位の高い検出
データを選択するようにし、特定ビットを検出した場合
にカウンタを止めて検出データを選択し続け、次の特定
ビットを検出できなかった場合に前記カウント値の次の
値からカウント開始するよう構成する。
本発明は、ｎビットの信号から優先順位をつけてビット
選択を行い、保護回路を設けて同Ｍ検出を行うｎ：１セ
レクタ回路に関する。
選択を行い、保護回路を設けて同Ｍ検出を行うｎ：１セ
レクタ回路に関する。
本回路は送信側のオフィスチャンネルユニット（ＯＣＵ
）より受信側のディジタルサービスユニッＩ−（ＤＳＵ
）にディジタル信号を送出し、送信側の計算結果と受信
側の計算結果とを比較して同期検出を行う場合に適用さ
れる。
）より受信側のディジタルサービスユニッＩ−（ＤＳＵ
）にディジタル信号を送出し、送信側の計算結果と受信
側の計算結果とを比較して同期検出を行う場合に適用さ
れる。
第４図に送信側と受信側とのシステム構成例を示す。図
において、送信側装置ｌＯと受信側装置２０とはａ、ｂ
の２線で接続され、送信側装置１０よりａ線で６４ビツ
トデータが受信側装置２０に送出される。送信側装置ｌ
Ｏで計算された６ビツト単位の計算結果がｂ線で受信側
装置２０に送出され、受信側装置２０における計算結果
と比較されて同期検出が行われる。本システム構成にお
いて６ビット単位でｂ ′ｆａに送出される信号から優
先順位をつけて特定ビットを選択する場合に、優先順位
の高いビットで故障が起きると次の特定ビットを選定出
来ないという問題があった。
において、送信側装置ｌＯと受信側装置２０とはａ、ｂ
の２線で接続され、送信側装置１０よりａ線で６４ビツ
トデータが受信側装置２０に送出される。送信側装置ｌ
Ｏで計算された６ビツト単位の計算結果がｂ線で受信側
装置２０に送出され、受信側装置２０における計算結果
と比較されて同期検出が行われる。本システム構成にお
いて６ビット単位でｂ ′ｆａに送出される信号から優
先順位をつけて特定ビットを選択する場合に、優先順位
の高いビットで故障が起きると次の特定ビットを選定出
来ないという問題があった。
従来の優先順位機能付ｎｉｌセレクク回路の回路構成図
を第５図に示す。図において、１はｎ個のデータから１
個のデータを選択するｎｉｌセレクタ、２は優先選択さ
れたデータを保護して同期検出を行う保護回路部、４は
ｎ個のデータから優先順位を検出する優先順位エンコー
ダ部を示す。
を第５図に示す。図において、１はｎ個のデータから１
個のデータを選択するｎｉｌセレクタ、２は優先選択さ
れたデータを保護して同期検出を行う保護回路部、４は
ｎ個のデータから優先順位を検出する優先順位エンコー
ダ部を示す。
ｎｉｌセレクタ１は優先順位エンコーダ部４からの制御
により、ｎ個のデータの中から優先順位の高いデータを
１個選択して保護回路部２へ送出してデータの同期検出
を行う。優先順位エンコーダ部４はｎ個のゲート回路か
らなり、優先順位の高いデータがきたときｎｉｌセレク
タ１にゲート信号を送り、ｎ：１セレクク１はその優先
順位の高いデータを選択して次の保護回路部２に送出す
る。保護回路部２ではｎｉｌセレクタ１からのデー、夕
と優先順位エンコーダ部４からのデータの一致を確認す
れば同期信号を同期検出回路へ送出することによりデー
タを保護する。
により、ｎ個のデータの中から優先順位の高いデータを
１個選択して保護回路部２へ送出してデータの同期検出
を行う。優先順位エンコーダ部４はｎ個のゲート回路か
らなり、優先順位の高いデータがきたときｎｉｌセレク
タ１にゲート信号を送り、ｎ：１セレクク１はその優先
順位の高いデータを選択して次の保護回路部２に送出す
る。保護回路部２ではｎｉｌセレクタ１からのデー、夕
と優先順位エンコーダ部４からのデータの一致を確認す
れば同期信号を同期検出回路へ送出することによりデー
タを保護する。
上記回路において、ｎビットの信号から優先順位をつけ
て“Ｈ″またはＬ”をハンチングした特定ビットを選択
し、保護を設けて同期の検出を行う場合、優先順位の高
いビットで故障等を起こして擬似パルスが発生している
と、再ハンチングに移った時また同じビットをハンチン
グしてしまい、結果的に無限ループを起こして同じ動作
を繰り返す障害が起こった。
て“Ｈ″またはＬ”をハンチングした特定ビットを選択
し、保護を設けて同期の検出を行う場合、優先順位の高
いビットで故障等を起こして擬似パルスが発生している
と、再ハンチングに移った時また同じビットをハンチン
グしてしまい、結果的に無限ループを起こして同じ動作
を繰り返す障害が起こった。
以上のように、従来の優先順位エンコーダ部を使用した
回路では、優先順位の高いビットで故障等を起こして擬
似パルスが発生していると、次の本当に必要な優先順位
の高いビットに移ることができず、ハンチングする毎に
故障ビットで無限ループを起こす問題があった。
回路では、優先順位の高いビットで故障等を起こして擬
似パルスが発生していると、次の本当に必要な優先順位
の高いビットに移ることができず、ハンチングする毎に
故障ビットで無限ループを起こす問題があった。
本発明ではエンコーダの代わりにカウンタを使用して、
ハンチングする毎に必要なビットを選択し、次のハンチ
ングに移る時には前ハンチング時のカウンタ値の次の値
から動作させることにより無限ループを防止することを
目的としている。
ハンチングする毎に必要なビットを選択し、次のハンチ
ングに移る時には前ハンチング時のカウンタ値の次の値
から動作させることにより無限ループを防止することを
目的としている。
本発明の原理構成図を第１図に示す。図において、Ｉは
ｎ個のデータから１個のデータを選択するｎｉｌセレク
タ、２は優先選択されたデータを保護して同期検出を行
う保護回路部、３は優先順位設定カウンタ部を示す。
ｎ個のデータから１個のデータを選択するｎｉｌセレク
タ、２は優先選択されたデータを保護して同期検出を行
う保護回路部、３は優先順位設定カウンタ部を示す。
優先順位設定カウンタ部３は、優先順位を設定するｎ進
カウンタ３１とｎ進カウンタのカウント範囲を決める（
ｎ ＋ １ ）進カウンタ３２とタイミング設定のため
の立上がり微分回路３３から構成される。
カウンタ３１とｎ進カウンタのカウント範囲を決める（
ｎ ＋ １ ）進カウンタ３２とタイミング設定のため
の立上がり微分回路３３から構成される。
優先順位設定カウンタ部３の立上がり微分回路３３はク
ロック信号よりハンチング用パルスを選定し、該ハンチ
ング用パルスにより（ｎ＋１）進カウンタ３２のカウン
トを開始し、カウント範囲（ｎ＋１）をカウントしてｎ
進カウンタ３１のカウント範囲を指定する。ｎ進カウン
タ３１は０からカウントを開始し優先順位の高い検出デ
ータを選択するようにし、′■”を検出したところでカ
ウントを止めて検出データを選択し続け、次のハンチン
グ用パルスで１（”を検出できなかった時は°ｎ進カウ
ンタ３１のカウント値をＯからではなく、前ハンチング
時の次の値からカウントするようにする。次のハンチン
グ用パルスで“Ｈ”を検出すれば保護回路部２で信号の
同期を検出し、優先順位の高い検出データの同期信号を
送出する。
ロック信号よりハンチング用パルスを選定し、該ハンチ
ング用パルスにより（ｎ＋１）進カウンタ３２のカウン
トを開始し、カウント範囲（ｎ＋１）をカウントしてｎ
進カウンタ３１のカウント範囲を指定する。ｎ進カウン
タ３１は０からカウントを開始し優先順位の高い検出デ
ータを選択するようにし、′■”を検出したところでカ
ウントを止めて検出データを選択し続け、次のハンチン
グ用パルスで１（”を検出できなかった時は°ｎ進カウ
ンタ３１のカウント値をＯからではなく、前ハンチング
時の次の値からカウントするようにする。次のハンチン
グ用パルスで“Ｈ”を検出すれば保護回路部２で信号の
同期を検出し、優先順位の高い検出データの同期信号を
送出する。
本発明の実施例の回路構成図を第２図に示す。
図において、■は４：１セレクク、２は保護回路部、３
は優先順位設定カウンタ部を示し、優先順位設定カウン
タ部３は優先順位を設定する４進カウンタ３１と４進カ
ゲンタのカウント範囲を決める５進カウンタ３２とタイ
ミング設定のための立上がり微分回路３３とから構成さ
れる。
は優先順位設定カウンタ部を示し、優先順位設定カウン
タ部３は優先順位を設定する４進カウンタ３１と４進カ
ゲンタのカウント範囲を決める５進カウンタ３２とタイ
ミング設定のための立上がり微分回路３３とから構成さ
れる。
実施例のタイムチャート図を第３図に示す。第２図と第
３図とにより実施例の動作を説明する。
３図とにより実施例の動作を説明する。
データはＲＥＣＯ，ＲＥＣｉ、ＲＦｅ５． ＲＦｅ３で
示し、優先順位はＲＥＣＯ＞ ＲＥＣＩ ＞ ＲＦｅ５
＞ ＲＩｌｉＣ３の順とする。実施例ではデータＩ？
ＥＣ１が擬似ハンチングで最初選択され、次のハンチン
グで必要なデータＲＥＣ３が再ハンチングされたとする
。
示し、優先順位はＲＥＣＯ＞ ＲＥＣＩ ＞ ＲＦｅ５
＞ ＲＩｌｉＣ３の順とする。実施例ではデータＩ？
ＥＣ１が擬似ハンチングで最初選択され、次のハンチン
グで必要なデータＲＥＣ３が再ハンチングされたとする
。
クロック信号は６４ＫＨｚを使用し、８進カウンタによ
り選択された１にＨｚのクロック信号がハンチング用パ
ルスとして立上がり微分回路３３に入力される。このハ
ンチング用パルス■が５進カウンタ３２に挿入され、５
進カウントによりカウント範囲■を選定し、４進カウン
タ３１が“０“から順次カウントを開始する。そして４
：１セレクタ１と同期して順次データを優先順位の高い
データＲＥＣＯから順に選択を開始し、ＲＥＣＩが“Ｈ
”であることをハンチングしたところで４進カウンタ３
１はカウント値″１”で止まり、データＲＰＣＩの選択
状態に移る。次のハンチング用パルスの検出でＲＥＣＩ
が擬似ハンチングのため検出されなかった場合、再ハン
チングに移り、４進カウンタ３１はカウント値を“２″
へと進め、“３″ となったところでデータＲＥＣ３が
“Ｈ”であることをハンチングし、カウントを止めてデ
ータＲＥＣ３の選択状態に移る。
り選択された１にＨｚのクロック信号がハンチング用パ
ルスとして立上がり微分回路３３に入力される。このハ
ンチング用パルス■が５進カウンタ３２に挿入され、５
進カウントによりカウント範囲■を選定し、４進カウン
タ３１が“０“から順次カウントを開始する。そして４
：１セレクタ１と同期して順次データを優先順位の高い
データＲＥＣＯから順に選択を開始し、ＲＥＣＩが“Ｈ
”であることをハンチングしたところで４進カウンタ３
１はカウント値″１”で止まり、データＲＰＣＩの選択
状態に移る。次のハンチング用パルスの検出でＲＥＣＩ
が擬似ハンチングのため検出されなかった場合、再ハン
チングに移り、４進カウンタ３１はカウント値を“２″
へと進め、“３″ となったところでデータＲＥＣ３が
“Ｈ”であることをハンチングし、カウントを止めてデ
ータＲＥＣ３の選択状態に移る。
１段目のハンチング用パルスのでハンチングされたデー
タＲＥＣＩは４：１セレクタ１で選択されて■信号によ
り保護回路部２に挿入されるが、２段目のハンチング用
パルス■ではデータＲＥＣＩは選択されないので、保護
回路部２では■信号が１段目と２段目で同期がとれず同
期状態信号が送出されない。即ち１段目の■信号がＲＥ
ＣＩでは“Ｈ”であったが２段目ではデータＲＥＣＩが
“Ｌ”になるため同期が取れない。次に２段目のハンチ
ング用パルスで選択されたデータＲＥＣ３は、再ハンチ
ングにより次の３段目のハンチング用パルスでも選択さ
れるので、保護回路部２では■信号が２段目と３段目と
が同期して、即ち２段目と３段口の■信号が１２Ｂｃ３
の選択時何れも“ＩＩ”になり、同期状態信号が送出さ
れる。
タＲＥＣＩは４：１セレクタ１で選択されて■信号によ
り保護回路部２に挿入されるが、２段目のハンチング用
パルス■ではデータＲＥＣＩは選択されないので、保護
回路部２では■信号が１段目と２段目で同期がとれず同
期状態信号が送出されない。即ち１段目の■信号がＲＥ
ＣＩでは“Ｈ”であったが２段目ではデータＲＥＣＩが
“Ｌ”になるため同期が取れない。次に２段目のハンチ
ング用パルスで選択されたデータＲＥＣ３は、再ハンチ
ングにより次の３段目のハンチング用パルスでも選択さ
れるので、保護回路部２では■信号が２段目と３段目と
が同期して、即ち２段目と３段口の■信号が１２Ｂｃ３
の選択時何れも“ＩＩ”になり、同期状態信号が送出さ
れる。
したがって擬似パルスデータＲ１ＩＣ１が優先順位の高
いデータとして選択されても、次のハンチング用パルス
において選択されなければ、再ハンチングが前ハンチン
グ時の次の値からカウント開始され、必要なデータＲＥ
Ｃ３が選択されて次のハンチング用パルスにおいて同期
状態信号が送出される。
いデータとして選択されても、次のハンチング用パルス
において選択されなければ、再ハンチングが前ハンチン
グ時の次の値からカウント開始され、必要なデータＲＥ
Ｃ３が選択されて次のハンチング用パルスにおいて同期
状態信号が送出される。
優先順位機能付ｎ：ｌセレクタ回路にｎ進カウンタを使
用することにより、優先順位の高いビットで故障等があ
っても無限ループを起こさずに、次の優先順位の高いビ
ットを選択することが出来る。
用することにより、優先順位の高いビットで故障等があ
っても無限ループを起こさずに、次の優先順位の高いビ
ットを選択することが出来る。
第１図は本発明の原理構成図、第２図は本発明の実施例
の回路構成図、第３図は実施例のタイムチャート図、第
４図は本発明の適用システム構成例、第５図は従来例の
回路構成図を示す。 図において、１はｎｉｌセレクタ、２は保護回路部、３
は優先順位設定カウンタ部、４は優先順、位エンコーダ
部、３１はｎ進カウンタ、３２は（ｎ ＋ １）進カウ
ンタ、３３は立上がり微分回路を示す。
の回路構成図、第３図は実施例のタイムチャート図、第
４図は本発明の適用システム構成例、第５図は従来例の
回路構成図を示す。 図において、１はｎｉｌセレクタ、２は保護回路部、３
は優先順位設定カウンタ部、４は優先順、位エンコーダ
部、３１はｎ進カウンタ、３２は（ｎ ＋ １）進カウ
ンタ、３３は立上がり微分回路を示す。
Claims (1)
- 【特許請求の範囲】 ｎビットの信号から優先順位をつけてビット選択を行い
、保護回路を設けて同期検出を行うｎ：１セレクタ回路
において、 ｎ個のデータより１個のデータを選択するｎ：１セレク
タ（１）と、選択されたデータを保護して同期検出を行
う保護回路部（２）と、ｎ個のデータの優先順位を設定
する優先順位設定カウンタ部（３）とを設け、 上記優先順位設定カウンタ部（３）において、カウント
値の小さい方から優先順位の高い検出データを選択する
ようにし、特定ビットを検出した場合にカウントを止め
て検出データを選択し続け、次の特定ビットを検出でき
なかった場合に前記カウント値の次の値からカウント開
始することを特徴とする優先順位機能付ｎ：１セレクタ
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63168491A JPH0217737A (ja) | 1988-07-05 | 1988-07-05 | 優先順位機能付ｎ：１セレクタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63168491A JPH0217737A (ja) | 1988-07-05 | 1988-07-05 | 優先順位機能付ｎ：１セレクタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0217737A true JPH0217737A (ja) | 1990-01-22 |
Family
ID=15869074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63168491A Pending JPH0217737A (ja) | 1988-07-05 | 1988-07-05 | 優先順位機能付ｎ：１セレクタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0217737A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04356834A (ja) * | 1991-01-24 | 1992-12-10 | Mitsubishi Electric Corp | Ｃｒｃチェックを用いた同期回路 |
-
1988
- 1988-07-05 JP JP63168491A patent/JPH0217737A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04356834A (ja) * | 1991-01-24 | 1992-12-10 | Mitsubishi Electric Corp | Ｃｒｃチェックを用いた同期回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4920535A (en) | Demultiplexer system | |
| EP0212327B1 (en) | Digital signal transmission system having frame synchronization operation | |
| JPH0773255B2 (ja) | ビット照合制御方式 | |
| JPH0217737A (ja) | 優先順位機能付ｎ：１セレクタ回路 | |
| JP3989816B2 (ja) | パターン同期引き込み装置 | |
| JP2762855B2 (ja) | フレーム同期保護回路 | |
| US11239988B2 (en) | Methods and systems for synchronization of slave device with master device | |
| JPH04246943A (ja) | フレーム同期回路 | |
| JPH01228337A (ja) | フレーム同期保護回路 | |
| JPH0621937A (ja) | フレーム同期保護回路 | |
| JP2816746B2 (ja) | シリアルデータ伝送システム | |
| JPH04323928A (ja) | フレーム同期装置 | |
| KR950006319B1 (ko) | 고유정보(id)와 동기정보의 무작위 전송 및 동시 인식장치 | |
| RU2205445C1 (ru) | Устройство для передачи данных | |
| JPH08335935A (ja) | フレーム同期回路 | |
| KR930010918B1 (ko) | 분산형 프레임 구조의 병렬 프레임 검출회로 | |
| SU1518903A2 (ru) | Устройство дл выделени маркера кадровой синхронизации | |
| JPH0575892A (ja) | 信号識別回路 | |
| JPS5939938B2 (ja) | フレ−ム調歩同期方式 | |
| JPS62137930A (ja) | フレ−ムカウンタ | |
| JPS6257330A (ja) | フレ−ム同期パタ−ン検出回路 | |
| JPH04373338A (ja) | チャンネル間同期化方法及び装置 | |
| JPH0279631A (ja) | フレーム同期回路 | |
| JPH04342327A (ja) | 同期検出回路 | |
| JPH02292936A (ja) | モニタリング回路 |