JPH02176940A - データ処理装置のコプロセッサレジスタ群ディスパッチ制御方式 - Google Patents
データ処理装置のコプロセッサレジスタ群ディスパッチ制御方式Info
- Publication number
- JPH02176940A JPH02176940A JP33160488A JP33160488A JPH02176940A JP H02176940 A JPH02176940 A JP H02176940A JP 33160488 A JP33160488 A JP 33160488A JP 33160488 A JP33160488 A JP 33160488A JP H02176940 A JPH02176940 A JP H02176940A
- Authority
- JP
- Japan
- Prior art keywords
- coprocessor
- register group
- dispatch
- instruction
- coprocessor register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002401 inhibitory effect Effects 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 9
- 238000001514 detection method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ処理装置のコプロセッサレジスタ群デ
ィスパッチ制御方式に関し、特に割込みが発生した際の
レジスタ群の゛ディスパッチ制御方式で、コプロセッサ
が有するレジスタ群のディスパッチ制御方式に関する。
ィスパッチ制御方式に関し、特に割込みが発生した際の
レジスタ群の゛ディスパッチ制御方式で、コプロセッサ
が有するレジスタ群のディスパッチ制御方式に関する。
従来、この種のディスパッチ制御方式は、データ処理装
置の割込み発生時におけるコプロセッサレジスタ群に対
し、無条件にディスパッチを行うものとなっていた。
置の割込み発生時におけるコプロセッサレジスタ群に対
し、無条件にディスパッチを行うものとなっていた。
上述した従来のコプロセッサレジスタ群のディスパッチ
制御方式では、例えばコプロセッサ命令や、それに属す
るレジスタ群を一切使用していない場合においても、割
込み発生時には無条件にコプロセッサレジスタ群のディ
スパッチを行うものとなっているので、システムの性能
を低下させてしまっているという欠点がある。
制御方式では、例えばコプロセッサ命令や、それに属す
るレジスタ群を一切使用していない場合においても、割
込み発生時には無条件にコプロセッサレジスタ群のディ
スパッチを行うものとなっているので、システムの性能
を低下させてしまっているという欠点がある。
本発明のデータ処理装置のコプロセッサレジスタ群のデ
ィスパッチを制御する方式は、データ処理装置のコプロ
セッサレジスタ群のディスパッチを制御する方式におい
て、割り込み発生時コプロセッサレジスタ群のディスパ
ッチを行うかどうかを制御するコプロセッサレジスタ群
ディスパッチ制御手段と、コプロセッサレジスタ群のデ
ィスパッチを行うコプロセッサレジスタ群ディスパッチ
手段と、一定時間経過する毎にコプロセッサ試験プログ
ラムを実行させるコプロセッサ試験プログラム実行制御
手段と、前記コプロセッサ試験プログラムが実行終了時
、コプロセッサレジスタ群のディスパッチを行わない状
態に設定するコプロセッサレジスタ群ディスパッチ抑止
手段と、実行命令がＥＰＵ命令であるか、コプロセッサ
命令であるかを判別する命令判別手段と、前記命令判別
手段によりコプロセッサ命令であると判別された場合、
コプロセッサレジスタ群のディスパッチを行う状態に設
定するコプロセッサレジスタ群許可手段とを有している
。
ィスパッチを制御する方式は、データ処理装置のコプロ
セッサレジスタ群のディスパッチを制御する方式におい
て、割り込み発生時コプロセッサレジスタ群のディスパ
ッチを行うかどうかを制御するコプロセッサレジスタ群
ディスパッチ制御手段と、コプロセッサレジスタ群のデ
ィスパッチを行うコプロセッサレジスタ群ディスパッチ
手段と、一定時間経過する毎にコプロセッサ試験プログ
ラムを実行させるコプロセッサ試験プログラム実行制御
手段と、前記コプロセッサ試験プログラムが実行終了時
、コプロセッサレジスタ群のディスパッチを行わない状
態に設定するコプロセッサレジスタ群ディスパッチ抑止
手段と、実行命令がＥＰＵ命令であるか、コプロセッサ
命令であるかを判別する命令判別手段と、前記命令判別
手段によりコプロセッサ命令であると判別された場合、
コプロセッサレジスタ群のディスパッチを行う状態に設
定するコプロセッサレジスタ群許可手段とを有している
。
次に、本発明について図面を参照して説明する。
第１図を参照すると、本発明の一実施例は、主記憶装置
より命令を取り出す命令フェッチ手段１、割り込み要求
の有無を判断する割り込み検出手段２．ＥＰＵの命令か
コプロセッサの命令かを判別する命令判別手段３２割り
込み発生時のコプロセッサレジスタ群のディスパッチを
許可状態に設定するディスパッチ許可手段４．命令フェ
ッチ手段１にて取出された命令を実行する命令実行手段
５．ＥＰＵの有するレジスタ群のみのディスパッチを行
うディスパッチ手段１１．コプロセッサレジスタ群のデ
ィスパッチが許可状態にあるかを判断するディスパッチ
判断手段１２．およびコプロセッサの有するレジスタ群
のディスパッチを行うディスパッチ手段１３から構成さ
れている。
より命令を取り出す命令フェッチ手段１、割り込み要求
の有無を判断する割り込み検出手段２．ＥＰＵの命令か
コプロセッサの命令かを判別する命令判別手段３２割り
込み発生時のコプロセッサレジスタ群のディスパッチを
許可状態に設定するディスパッチ許可手段４．命令フェ
ッチ手段１にて取出された命令を実行する命令実行手段
５．ＥＰＵの有するレジスタ群のみのディスパッチを行
うディスパッチ手段１１．コプロセッサレジスタ群のデ
ィスパッチが許可状態にあるかを判断するディスパッチ
判断手段１２．およびコプロセッサの有するレジスタ群
のディスパッチを行うディスパッチ手段１３から構成さ
れている。
第２図を参照すると、コプロセッサ試験プログラムはこ
れを実行する実行制御手段２１．コプロセッサレジスタ
群ディスパッチ抑止手段２２とから構成されている。
れを実行する実行制御手段２１．コプロセッサレジスタ
群ディスパッチ抑止手段２２とから構成されている。
次に、本発明の動作について説明すると、まずデータ処
理装置において、命令フェッチ手段１にて、主記憶装置
より命令を取り出した後、割り込み検出手段２にて、割
り込み要求の有無を判断する。割り込み要求がなければ
、命令フェッチ手段１にて取り出された命令がＥＰＵの
命令か、コプロセッサの命令かを命令判別手段３におい
て判別する。コプロセッサ命令と判別されれば、コプロ
セッサレジスタ群ディスパッチ許可手段４において、割
り込み発生時のコプロセッサレジスタ群のディスパッチ
を許可状態に設定する。この後、命令フェッチ手段１に
て取り出された命令を命令実行手段５において実行し、
再び最初に処理を戻す、一方、割り込み検出手段２にて
、割り込み要求が検出された場合、ＥＰＵレジスタディ
スパッチ手段１１において、ＥＰＵの有するレジスタ群
のみのディスパッチを行う０次に、コプロセッサレジス
タ群ディスパッチ判断手段１２において、コプロセッサ
レジスタ群のディスパッチが許可状態にあるかを判断し
許可状態にあれば、コプロセッサレジスタ群ディスパッ
チ手段１３にてコプロセッサの有するレジスタ群のディ
スパッチを行い、再び最初に処理を戻す。
理装置において、命令フェッチ手段１にて、主記憶装置
より命令を取り出した後、割り込み検出手段２にて、割
り込み要求の有無を判断する。割り込み要求がなければ
、命令フェッチ手段１にて取り出された命令がＥＰＵの
命令か、コプロセッサの命令かを命令判別手段３におい
て判別する。コプロセッサ命令と判別されれば、コプロ
セッサレジスタ群ディスパッチ許可手段４において、割
り込み発生時のコプロセッサレジスタ群のディスパッチ
を許可状態に設定する。この後、命令フェッチ手段１に
て取り出された命令を命令実行手段５において実行し、
再び最初に処理を戻す、一方、割り込み検出手段２にて
、割り込み要求が検出された場合、ＥＰＵレジスタディ
スパッチ手段１１において、ＥＰＵの有するレジスタ群
のみのディスパッチを行う０次に、コプロセッサレジス
タ群ディスパッチ判断手段１２において、コプロセッサ
レジスタ群のディスパッチが許可状態にあるかを判断し
許可状態にあれば、コプロセッサレジスタ群ディスパッ
チ手段１３にてコプロセッサの有するレジスタ群のディ
スパッチを行い、再び最初に処理を戻す。
次に、コプロセッサ試験は、コプロセッサ試験プログラ
ム実行制御手段２１において、一定時間の経過毎にコプ
ロセッサ試験プログラムを実行させ、コプロセッサレジ
スタ群ディスパッチ抑止手段２２に対して、割り込み発
生時のコプロセッサレジスタ群のディスパッチを抑止状
態に設定し、再び最初に処理を戻す。
ム実行制御手段２１において、一定時間の経過毎にコプ
ロセッサ試験プログラムを実行させ、コプロセッサレジ
スタ群ディスパッチ抑止手段２２に対して、割り込み発
生時のコプロセッサレジスタ群のディスパッチを抑止状
態に設定し、再び最初に処理を戻す。
以上説明したように本発明は、データ処理装置のコプロ
セッサレジスタ群のディスパッチを一定時間経過毎に実
行されるコプロセッサ試験プログラムを利用して、制御
することにより、不必要なコプロセッサレジスタ群のデ
ィスパッチを行うことがなく、結果としてシステムの性
能を向上させることのできる効果がある。
セッサレジスタ群のディスパッチを一定時間経過毎に実
行されるコプロセッサ試験プログラムを利用して、制御
することにより、不必要なコプロセッサレジスタ群のデ
ィスパッチを行うことがなく、結果としてシステムの性
能を向上させることのできる効果がある。
段、２１・・・コプロセッサ試験プログラム実行制御手
段、２２・・・コプロセッサレジスタ群ディスパッチ抑
止手段。
段、２２・・・コプロセッサレジスタ群ディスパッチ抑
止手段。
Claims (1)
- データ処理装置のコプロセッサレジスタ群のディスパ
ッチを制御する方式において、割り込み発生時コプロセ
ッサレジスタ群のディスパッチを行うかどうかを制御す
るコプロセッサレジスタ群ディスパッチ制御手段と、コ
プロセッサレジスタ群のディスパッチを行うコプロセッ
サレジスタ群ディスパッチ手段と、一定時間経過する毎
にコプロセッサ試験プログラムを実行させるコプロセッ
サ試験プログラム実行制御手段と、前記コプロセッサ試
験プログラムが実行終了時、コプロセッサレジスタ群の
ディスパッチを行わない状態に設定するコプロセッサレ
ジスタ群ディスパッチ抑止手段と、実行命令がＥＰＵ命
令であるか、コプロセッサ命令であるかを判別する命令
判別手段と、前記命令判別手段によりコプロセッサ命令
であると判別された場合、コプロセッサレジスタ群のデ
ィスパッチを行う状態に設定するコプロセッサレジスタ
群許可手段とを含むことを特徴とするデータ処理装置の
コプロセッサレジスタ群ディスパッチ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33160488A JPH02176940A (ja) | 1988-12-28 | 1988-12-28 | データ処理装置のコプロセッサレジスタ群ディスパッチ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33160488A JPH02176940A (ja) | 1988-12-28 | 1988-12-28 | データ処理装置のコプロセッサレジスタ群ディスパッチ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02176940A true JPH02176940A (ja) | 1990-07-10 |
Family
ID=18245510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33160488A Pending JPH02176940A (ja) | 1988-12-28 | 1988-12-28 | データ処理装置のコプロセッサレジスタ群ディスパッチ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02176940A (ja) |
-
1988
- 1988-12-28 JP JP33160488A patent/JPH02176940A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5257354A (en) | System for monitoring and undoing execution of instructions beyond a serialization point upon occurrence of in-correct results | |
| EP0355069A2 (en) | Variable delay branch system | |
| WO2000068781A3 (en) | Switching method in a multi-threaded processor | |
| JP2008535072A (ja) | 選択的サブルーチンリターン構造 | |
| JPS5729153A (en) | Control system for instruction processing order | |
| US5226127A (en) | Method and apparatus providing for conditional execution speed-up in a computer system through substitution of a null instruction for a synchronization instruction under predetermined conditions | |
| JPH02176940A (ja) | データ処理装置のコプロセッサレジスタ群ディスパッチ制御方式 | |
| CA1208798A (en) | Timing control system in data processor | |
| JP2878792B2 (ja) | 電子計算機 | |
| JPH10124312A (ja) | 中央処理装置 | |
| JPH04288625A (ja) | マイクロコンピュータ | |
| JP2531791B2 (ja) | フエッチアクセス時の異常処理方法 | |
| JPH0218660A (ja) | コプロセッサレジスタ群ディスパッチ制御方式 | |
| JP2880658B2 (ja) | マルチタスクプログラムの暴走検出装置 | |
| JP2503210B2 (ja) | マイクロプログラム制御装置 | |
| JPS6346542A (ja) | 情報処理装置 | |
| JPS63178335A (ja) | マイクロプロセツサ | |
| JPH0335323A (ja) | 命令実行制御方式 | |
| JPH02191041A (ja) | データ処理装置 | |
| JPS6330649B2 (ja) | ||
| JPS5952349A (ja) | 命令先取制御装置 | |
| JPS61233838A (ja) | 情報処理装置 | |
| JPH0227429A (ja) | パイプライン制御方式 | |
| JPH0244423A (ja) | コンピュータ | |
| JPH0527963A (ja) | 異種の浮動小数点演算命令の同時サポート方法 |