JPH0218660A - コプロセッサレジスタ群ディスパッチ制御方式 - Google Patents
コプロセッサレジスタ群ディスパッチ制御方式Info
- Publication number
- JPH0218660A JPH0218660A JP16981688A JP16981688A JPH0218660A JP H0218660 A JPH0218660 A JP H0218660A JP 16981688 A JP16981688 A JP 16981688A JP 16981688 A JP16981688 A JP 16981688A JP H0218660 A JPH0218660 A JP H0218660A
- Authority
- JP
- Japan
- Prior art keywords
- dispatch
- timer
- instruction
- coprocessor
- register group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 9
- 230000002401 inhibitory effect Effects 0.000 claims description 5
- 238000001514 detection method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ処理装置において割込みが発生した際の
レジスタ群のディスパッチ方式に関し、特にコプロセッ
サレジスタ群ディスパッチ制御方式に関する。
レジスタ群のディスパッチ方式に関し、特にコプロセッ
サレジスタ群ディスパッチ制御方式に関する。
従来、データ処理装置の割込み発生時におけるコプロセ
ッサレジスタ群ディスパッチ制御方式においては、無条
件にディスパッチを行うことになっていた。
ッサレジスタ群ディスパッチ制御方式においては、無条
件にディスパッチを行うことになっていた。
上述した従来のコプロセッサレジスタ群のティスパッヂ
制御方式では、コプロセッサ命令やそれに属するレジス
タ群を一切使用していない場合においても、割込み発生
時には無条件にコプロセッサレジスタ群のディスパッチ
を行うので、システム性能を低下させてしまっていると
いう欠点がある。
制御方式では、コプロセッサ命令やそれに属するレジス
タ群を一切使用していない場合においても、割込み発生
時には無条件にコプロセッサレジスタ群のディスパッチ
を行うので、システム性能を低下させてしまっていると
いう欠点がある。
本発明の目的は割込み発生時の条件をチエツクして必要
なディスパッチのみを行なうようにして上記の欠点を改
善したコプロセッサレジスタ群ディスパッチ制御方式を
提供することにある。
なディスパッチのみを行なうようにして上記の欠点を改
善したコプロセッサレジスタ群ディスパッチ制御方式を
提供することにある。
本発明のコプロセッサレジスタ群ディスパッチ制御方式
は、割込み発生時にコプロセッサレジスタ群のディスパ
ッチを行うか否かを判断するディスパッチ判断手段と、
前記コプロセッサレジスタ群のディスパッチを行うディ
スパッチ手段と、定時間経過する毎にタイマ値を更新し
て行くタイマ手段と、前記タイマ手段の値か一定値に達
した時コプロセッサレジスタ群のディスパッチを行なわ
ない状態を設定するディスパッチ抑止手段と、実行命令
がＥＰＵ命令であるかコプロセッサ命令であるかを判別
する命令判別手段と、前記命令判別手段によりコプロセ
ッサ命令であると判別した時タイマを初期化するタイマ
初期化手段と、前記タイマ初期化手段に連動して前記コ
プロセッサレジスタ群のディスパッチを行う状態を設定
するディスパッチ許可手段とを有することを特徴とする
。
は、割込み発生時にコプロセッサレジスタ群のディスパ
ッチを行うか否かを判断するディスパッチ判断手段と、
前記コプロセッサレジスタ群のディスパッチを行うディ
スパッチ手段と、定時間経過する毎にタイマ値を更新し
て行くタイマ手段と、前記タイマ手段の値か一定値に達
した時コプロセッサレジスタ群のディスパッチを行なわ
ない状態を設定するディスパッチ抑止手段と、実行命令
がＥＰＵ命令であるかコプロセッサ命令であるかを判別
する命令判別手段と、前記命令判別手段によりコプロセ
ッサ命令であると判別した時タイマを初期化するタイマ
初期化手段と、前記タイマ初期化手段に連動して前記コ
プロセッサレジスタ群のディスパッチを行う状態を設定
するディスパッチ許可手段とを有することを特徴とする
。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す流れ図である。同図に
おいてコプロセッサレジスタ群ディスパッチ制御方式は
、命令フェッチ手段１１割込み検出手段２．命令判別手
段３．タイマ初期化手段４、コプロセッサレジスタ群デ
ィスパッチ許可手段５．命令実行手段６．ＥＰＵレジス
タ群ティディッチ手段］１．コプロセッサレジスタ群デ
ィスパッチ判断手段１２．およびコプロセッサレジスタ
群ディスパッヂ手段１３から構成されている。
おいてコプロセッサレジスタ群ディスパッチ制御方式は
、命令フェッチ手段１１割込み検出手段２．命令判別手
段３．タイマ初期化手段４、コプロセッサレジスタ群デ
ィスパッチ許可手段５．命令実行手段６．ＥＰＵレジス
タ群ティディッチ手段］１．コプロセッサレジスタ群デ
ィスパッチ判断手段１２．およびコプロセッサレジスタ
群ディスパッヂ手段１３から構成されている。
また、第２図はタイマ処理を示す流れ図である。同図に
おいてタイマ処理部は、タイマ手段２１、タイマオーバ
フロー判断手段２２．およびコプロセッサレジスタ群デ
ィスパッチ抑止手段２３から構成されている。
おいてタイマ処理部は、タイマ手段２１、タイマオーバ
フロー判断手段２２．およびコプロセッサレジスタ群デ
ィスパッチ抑止手段２３から構成されている。
ます、命令フェッチ手段１にて主記憶上より命令を取り
出した後、割込み検出手段２にて割込み要求の有無を判
断する。割込み要求がなければ、命令フェッヂ手段１に
て取り出された命令がＥＰＵの命令か、あるいはコプロ
セッサの命令かを命令判別手段３において判別する。コ
プロセッサ命令と判別されれは、タイマ初期化手段４に
おいてタイマを初期化し、これと連動してコプロセッサ
レジスタ群ディスパッチ許可手段５において割込み発生
時のコプロセッサレジスタ群のディスパッチを許可状態
に設定する。この後、命令フェッチ手段１にて取り出さ
れた命令を命令実行手段６において実行し、再び最初に
処理を戻す。
出した後、割込み検出手段２にて割込み要求の有無を判
断する。割込み要求がなければ、命令フェッヂ手段１に
て取り出された命令がＥＰＵの命令か、あるいはコプロ
セッサの命令かを命令判別手段３において判別する。コ
プロセッサ命令と判別されれは、タイマ初期化手段４に
おいてタイマを初期化し、これと連動してコプロセッサ
レジスタ群ディスパッチ許可手段５において割込み発生
時のコプロセッサレジスタ群のディスパッチを許可状態
に設定する。この後、命令フェッチ手段１にて取り出さ
れた命令を命令実行手段６において実行し、再び最初に
処理を戻す。
割込検出手段２にて、割込み要求が検出された場合、Ｅ
ＰＵレジスタディスバッチ手段１１においてＥＰＵの有
するレジスタ群のみのディスパッチを行う。続いてコプ
ロセッサレジスタ群ディスパッチ判断手段１２において
コプロセッサレジスタ群のディスパッチが許可状態にあ
るか抑止状態にあるかを判断し、許可状態にあれはコプ
ロセッサレジスタ群ディスパッチ手段１３にてコプロセ
ッサの有するレジスタ群のディスパッチを行い、再び最
初に処理を戻す。
ＰＵレジスタディスバッチ手段１１においてＥＰＵの有
するレジスタ群のみのディスパッチを行う。続いてコプ
ロセッサレジスタ群ディスパッチ判断手段１２において
コプロセッサレジスタ群のディスパッチが許可状態にあ
るか抑止状態にあるかを判断し、許可状態にあれはコプ
ロセッサレジスタ群ディスパッチ手段１３にてコプロセ
ッサの有するレジスタ群のディスパッチを行い、再び最
初に処理を戻す。
次に、タイマ手段２１において一定時間の経過毎にタイ
マを更新して行き、タイマ値が一定値に達したかどうか
をタイマオーバフロー判断手段２２にて判断する。タイ
マ値が一定値に達しな場合、コプロセッサレジスタ群デ
ィスパッチ抑止手段２３において割込み発生時のコプロ
セッサレジスタ群のディスパッチを抑止状態に設定し、
再び最初に処理を戻す。
マを更新して行き、タイマ値が一定値に達したかどうか
をタイマオーバフロー判断手段２２にて判断する。タイ
マ値が一定値に達しな場合、コプロセッサレジスタ群デ
ィスパッチ抑止手段２３において割込み発生時のコプロ
セッサレジスタ群のディスパッチを抑止状態に設定し、
再び最初に処理を戻す。
以上説明したように本発明は、データ処理装置のコプロ
セッサレジスタ群のディスパッチをタイマを用いて制御
することにより、不必要なコプロセッサレジスタのディ
スパッチを行うことがなく、結果としてシステムの性能
を向上させることができるという効果がある。
セッサレジスタ群のディスパッチをタイマを用いて制御
することにより、不必要なコプロセッサレジスタのディ
スパッチを行うことがなく、結果としてシステムの性能
を向上させることができるという効果がある。
【図面の簡単な説明】
第１図は本発明によるコプロセッサレジスタ群ディスパ
ッチ制御方式の一実施例を示す流れ図、第２図はタイマ
処理部の構成を示す流れ図である。 １・−命令フェッチ手段、２・割込み検出手段、３・・
・命令判別手段、４・・・タイマ初期化手段、５コプロ
セッザレジスタ群ディスパッチ許可手段、６ ・命令実
行手段、１１・ＥＰＵレジスタ群デビデイスパッチ手段
２・・コプロセッサレジスタ群ディスパッチ判断手段、
１３・コプロセッサレジスタ群ディスパッチ手段、２１
−・・タイマ手段、２２・タイマオーバフロー判断手段
、２３ ・コプロセッサレジスタ群ディスパッチ抑止手
段。
ッチ制御方式の一実施例を示す流れ図、第２図はタイマ
処理部の構成を示す流れ図である。 １・−命令フェッチ手段、２・割込み検出手段、３・・
・命令判別手段、４・・・タイマ初期化手段、５コプロ
セッザレジスタ群ディスパッチ許可手段、６ ・命令実
行手段、１１・ＥＰＵレジスタ群デビデイスパッチ手段
２・・コプロセッサレジスタ群ディスパッチ判断手段、
１３・コプロセッサレジスタ群ディスパッチ手段、２１
−・・タイマ手段、２２・タイマオーバフロー判断手段
、２３ ・コプロセッサレジスタ群ディスパッチ抑止手
段。
Claims (1)
- 割込み発生時にコプロセッサレジスタ群のディスパッチ
を行うか否かを判断するディスパッチ判断手段と、前記
コプロセッサレジスタ群のディスパッチを行うディスパ
ッチ手段と、一定時間経過する毎にタイマ値を更新して
行くタイマ手段と、前記タイマ手段の値が一定値に達し
た時コプロセッサレジスタ群のディスパッチを行なわな
い状態を設定するディスパッチ抑止手段と、実行命令が
ＥＰＵ命令であるかコプロセッサ命令であるかを判別す
る命令判別手段と、前記命令判別手段によりコプロセッ
サ命令であると判別した時タイマを初期化するタイマ初
期化手段と、前記タイマ初期化手段に連動して前記コプ
ロセッサレジスタ群のディスパッチを行う状態を設定す
るディスパッチ許可手段とを有することを特徴とするコ
プロセッサレジスタ群ディスパッチ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16981688A JPH0218660A (ja) | 1988-07-06 | 1988-07-06 | コプロセッサレジスタ群ディスパッチ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16981688A JPH0218660A (ja) | 1988-07-06 | 1988-07-06 | コプロセッサレジスタ群ディスパッチ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0218660A true JPH0218660A (ja) | 1990-01-22 |
Family
ID=15893434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16981688A Pending JPH0218660A (ja) | 1988-07-06 | 1988-07-06 | コプロセッサレジスタ群ディスパッチ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0218660A (ja) |
-
1988
- 1988-07-06 JP JP16981688A patent/JPH0218660A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2572274B1 (en) | Illegal mode change handling | |
| US10620953B2 (en) | Instruction prefetch halting upon predecoding predetermined instruction types | |
| CN112579162A (zh) | 异构isa平台上硬件和软件协调的对高级特征选入的方法 | |
| JPH0795278B2 (ja) | 処理装置の割込制御方式 | |
| JPH0218660A (ja) | コプロセッサレジスタ群ディスパッチ制御方式 | |
| US20110107328A1 (en) | Virtual machine device and methods thereof | |
| US7613911B2 (en) | Prefetching exception vectors by early lookup exception vectors within a cache memory | |
| JP2006309454A (ja) | プログラム制御方法及びプロセッサ | |
| JPH02176940A (ja) | データ処理装置のコプロセッサレジスタ群ディスパッチ制御方式 | |
| JPH064417A (ja) | メモリのバッテリバックアップ制御方式 | |
| JPH04288625A (ja) | マイクロコンピュータ | |
| JP2531791B2 (ja) | フエッチアクセス時の異常処理方法 | |
| JP2019511042A (ja) | レジスタ・アクセス制御 | |
| EP1026581A3 (en) | System and method for controlling program execution | |
| JPS6346542A (ja) | 情報処理装置 | |
| JPS63178335A (ja) | マイクロプロセツサ | |
| JPH0242533A (ja) | レジスタ・ハザード制御回路 | |
| JPH06250842A (ja) | プロセッサ制御方法及び装置 | |
| JPH04326425A (ja) | ループ処理制御方式 | |
| JPH0424731B2 (ja) | ||
| JPH05224926A (ja) | 条件分岐命令制御方式 | |
| JPH0625967B2 (ja) | マイクロプログラム制御装置 | |
| JPH0495153A (ja) | データ処理装置における非同期処理の同期化方式 | |
| JPS61237135A (ja) | 命令プリフエツチ方式 | |
| JPS6029840A (ja) | 実行プログラムの中断方式 |