JPH02170477A - 能動クエンチング回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 肢査分団 本発明は、単一光子半導体ホトダイオード、すなわちブ
レークダウン電圧より高い逆電圧でバイアスされていて
、トリガ　アバランシェ　モードで動作するホトダイオ
ードの能動クエンチング回路に関するもので、とくに遠
隔位置に配置したホトダイオードを動作させるに適した
この種回路に関するものである。

丈来伎徘 トリガ　アバランシェ　モードで動作する半導体ホトダ
イオード（あるいは、ガイガー　モードアバランシェ　
ダイオード）の動作原理は従来より周知されている。と
くにこの種装置において、ブレークダウン電圧より高い
逆電圧でバイアスを加えている場合には、光子の吸収に
よって形成される単一の電荷キャリヤ（電子又はホール
）によってアバランシェ工程がトリガされ、電界強度が
大であることにより、アバランシェ電流が自己維持する
ことは良く知られている。アバランシェ現象あるいは電
流を終結させるためにはクエンチング回路（滅火回路）
を使用し、この回路はバイアス電圧を瞬間的にブレーク
ダウン　レベル以下とし、次で急速に初期バイアス値に
復帰し、ホトダイオードをして後続の光子（ホトン）の
検出に速応しうるようにする。

これまでの技術的並びに科学的文献には、上述の如くし
て動作する半導体アバランシェ　ダイオードについての
一般的名称を記載したものはない。

これらの文献にいくつかの名称が用いられている。

その例は、 シングル　ホトン　アバランシェ　ダイオード（Ｓｉｎ
ｇｌｅ　Ｐｈｏｔｏｎ　Ａｖａｌａｎｃｈｅ　Ｄｉｏｄ
ｅ　　：　５ＰＡＤ）　　；トリガード　アバランシェ
　ディテクター（Ｔｒｉｇｇｅｒｅｄ　　Ａｖａｌａｎ
ｃｈｅ　　Ｄｅｔｅｃｔｏｒ　　：　ＴＡＤ　　）　　
；ガイガー　モード　アバランシェ　ダイオード（Ｇｅ
ｉｇｅｒ　Ｍｏｄｅ　Ａｖａｌａｎｃｈｅ　Ｄｉｏｄｅ
　）　　；その他である。明瞭化のため、本明細書中に
おいては、上述の如く、トリガード　アバランシェモー
ドで動作する半導体装置を示すのにシングルホトン　ア
バランシェ　ダイオードと称し、略称“５ＰＡＤ”を用
い、あるいは単にホトダイオードと称する。

この動作を正しく行わしめるためには、クエンチング回
路は、ホトダイオードより到来するアバランシェ電流の
前縁を検出し、これに応答して、次の事項を行う必要が
ある。

ａ）　前記前縁に良好に同期している標準出力パルスを
形成する。

ｂ）　ホトダイオードに電圧パルスを供給して、そのバ
イアスをブレークダウン電圧以下とする。

（あるいはアバランシェ　クエンチング値以下とする。

） Ｃ）　ホトダイオードに加わる電圧を、所定時間間隔（
ホールド　オフ時間）だけ、クエンチング　レベルに維
持する。

ｄ）　上記時間間隔の終りにおいて、ホトダイオードに
加わっている電圧を、急速な転移時間で動作電圧レベル
に復帰させる。この転移時間はこれをなるべく急速にし
、電圧が通常レベルに達しておらず、しかも既にブレー
クダウン電圧より高くなっている際に到来する光子が、
異常状態でホトダイオードのアバランシェ現象をトリガ
し、結果的に機能の劣化を招来することを防止するよう
にする。

ホトダイオード並びに対応のクエンチング回路を正しく
動作させるためには、いくつかの問題点がある。とくに
１つのアバランシェ　フロントに応答して１つ以上の出
力パルスが発生することを避ける必要があり、さらには
偶発的に生じたり、またはアバランシェ　フロントの到
来によって発生するクエンチング回路の持続性ある発振
現象を防止する必要がある。

これらの不整現動作は次のような理由で支障を及ぼす。

ａ）　−面において、クエンチング回路は１ｍＡあるい
はそれ以下のアバランシェ電流パルスに感応する必要が
ある。これは一般的にいって、５０Ωの抵抗を有する入
力間に５０ｍＶあるいはそれ以下の値の信号を検出すべ
きことを意味する。

ｂ）　他の一面において、ホトダイオードに供給するク
エンチング　パルスは使用するホトダイオードによって
数Ｖないし数十■の如く、可成り大なる振幅を有するも
のとするを要する。これらのパルスを完全に理想的な矩
形形状とすることはできず、急峻な前縁及び後縁に振動
あるいはオーバーシュートを伴わない理想波形を得るこ
とは困難である。たとえ良好な波形形状が得られたとし
ても、パルスの振幅の比率％で極めて小さな値（一般に
１〜３％）の不整規を有することは避は難く、これらは
クエンチング回路の感度に比較したときは、これらの不
整規の値は極めて大きなものであり、数十ないし数百ｍ
Ｖの値となる。従って、上述の如く不可避のクエンチン
グ　パルスの不整規波形により、とくにそのパルスの後
縁によって、回路が再度トリガされることを防止する必
要がある。

上述の如くの動作の不整規及びこれによる欠点を回避し
てクエンチング回路を正しく動作させること、とくにホ
トダイオードがクエンチング回路より離隔した個所に配
置されており、例えば同軸ケーブルのような伝送線によ
ってこれらの間が接続されている場合でも誤りなく動作
させるための要求は特に難かしい問題を孕んでいる。

これらの要求は多くの場合に生ずるものであり、小寸法
のホトダイオード　ディテクタを例えば顕微鏡装置のよ
うな装置内で組立てたり、ディテクタを制御した温度の
ハウジング内で組立てたりするを要する。（例えば低温
状態で動作させる低温維持装置を用いる等。） ホトダイオードを同軸ケーブルの端に装着配置すること
は、クエンチング回路が不所望に再トリガされる危険性
を飛躍的に増大させ二る。同軸ケーブルの端部における
信号の反射を回避するためには、同軸ケーブルを負荷側
で、伝送路の特性インピーダンスに等しいインピーダン
スで終端させるを要し、一般に使用されているケーブル
では約５０Ωで終端させるを要する。しかし乍ら、ホト
ダイオードはケーブルの端部に配置されると、主として
容量性のインピーダンスを呈するため、クエンチング　
パルスの前縁及び後縁において反射が生ずることは避け
られず、これらの反射波がクエンチング回路で受信され
ると不所望（スプリアス）のトリガ動作が行われる。

従来開発されている能動クエンチング回路は、回路より
離隔した位置に配置され、同軸ケーブルによって接続さ
れているホトダイオードを動作させることはできなかっ
た。さらに従来の装置は、数■（ボルト）のみのクエン
チング　パルスしか許容しないので、ホトダイオードの
ブレークダウン電圧より数Ｖ上のバイアス電圧しか使用
できなかった。また最后の問題として回路の調整が極め
て限界的であり、上述の動作上の諸問題を有していた。

日の量　と”ン 本発明の目的は、上述の如くの問題点を解消した単一光
子半導体アバランシェ　ホトダイオード（ＳＰＡＤ）の
能動クエンチング回路を提供しようとするものである。

とくに本発明は、ホトダイオードが離隔個所に配置され
ている場合でも問題なく動作しうる能動クエンチング回
路を得ることをその目的とする。

また本発明は、ホトダイオードに、そのブレークダウン
電圧値より遥に高い値でバイアスを加えうるように、所
要の高い値のクエンチング　インパルスを供給しうるク
エンチング回路を得ることをもその目的とする。

さらに最終的に本発明の目的の１つは、アバランシェ電
流の前縁に良好に同期していて、調整が容易な急速動作
クエンチング回路をえることである。

本発明による能動クエンチング回路は上述の目的を達成
するため、第１入力が制御すべきホトダイオードに接続
され、第２入力がこのホトダイオードと等価の平衡イン
ピーダンスに接続されている信号比較器と、 この比較器の２つの入力間に不平衡が生じた都度、所定
の時間長をもったホトダイオードのクエンチング信号を
発生するように前記比較器の出力に接続されたクエンチ
ング信号発ｑｉと、ホトダイオードと、平衡インピーダ
ンスとの接続回路内で、比較器の各入力側に、さらに前
記クエンチング信号発生器の出力と前記入力との間の接
続回路内で前記入力側に設けられたスイッチ手段とを有
してなり、これらスイッチ手段は、前記クエンチング信
号によって駆動され、ホトダイオードのバイアス電圧を
通常高い値に保持しているが、該クエンチング信号の発
生後は所定の時間だけ前記バイアス電圧をブレークダウ
ン電圧レベル以下に低下させる構成を特徴とする。

主所少苅工 本発明において、かかる構成を用いると、クエンチング
回路に対してホトダイオードを何れの位置に配置するか
に関係なく、比較器の２つの入力において、対称回路が
形成され、これによって、クエンチング信号の不整規波
形、あるいはホトダイオード側で発生する反射、および
平衡インピーダンスによって生ずる反射等の不整規妨害
波は比較器の２つの入力において相等しく生じ、このた
め互に打消し合い、誤動作クエンチング信号の発生が回
避できる。さらにこれに反してホトダイオードによって
吸収される光子によって生ずるアバランシェ電流パルス
は、ホトダイオード自体が接続されている入力端子のみ
に加わるので、差動信号となり、クエンチング回路をト
リガする。

一方、クエンチング回路の各入力には回路遮断用のスイ
ッチが設けであるので、ホトダイオードに加える電圧パ
ルスはできるだけ大きくでき、クエンチング回路の入力
に許容しうるピーク電圧の制約を受けなくなり、例えば
数＋Ｖもの値とすることができる。これに加えて、これ
らのスイッチを設けたことにより、クエンチング回路内
の正帰還ルートが遮断されることとなるので、クエンチ
ング回路が発振する可能性の減少に貢献する。

最后に、これらのスイッチの配置は、クエンチング回路
に接続されている同軸ケーブル等の伝送線路の正しい終
端を常時可能にする。すなわち伝送線路をその特性イン
ピーダンスで終端し、かつこれと同時に全アバランシェ
信号をクエンチング回路の入力に供給することを可能と
し、アバランシェ信号の一部がこの回路自体外に流れる
可能性をなくすことができる。

尖血拠 以下図面により本発明を説明する。

第１図は単一ホトン半導体アバランシェ　ホトダイオー
ド（ｓｉｎｇｌｅ　ｐｈｏｔｏｎ　ｓｅｍｉｃｏｎｄｕ
ｃｔｏｒ　ａｖａｌａｎｃｈｅ　ｐｈｏｔｏｄｉｏｄｅ
−−−−５ＰＡＤと略す）を示し、同図はクエンチング
回路（滅火回路）とホトダイオード５ＰＡＤが離れた位
置にあるものを示し、ホトダイオード５ＰＡＤが同軸ケ
ーブルＣＣＩを介して終端抵抗Ｒｏｌに接続されている
例を示す。

図示の如く、ホトダイオード５ＰＡＤと、同軸ケーブル
ＣＣＩと、終端抵抗Ｒｏｌとの直列接続は、負電圧−Ｖ
ｒを有するｌ端子と、回路分岐点Ｎ１間に接続されてお
り、この分岐点Ｎｌは抵抗Ｒ１を通じて正電圧子Ｖを有
する供給電源端子に接続されている。

ホトダイオード５ＰＡＤのクエンチング回路は比較器Ｃ
Ｐを有し、この比較器ＣＰは、正入力、負入力及びこれ
ら２つの入力に加わる信号間に差のあるときに出力を生
ずる出力端子とを具えている。これら２つの入力端子の
各々に、共通ベース接続とした２個のＰＮＰ　）ランジ
スタＴｌ及びＴ２をそれぞれ接続する。これらのトラン
ジスタは、そのベースが低インピーダンス直流電源に接
続され、エミッタに信号を受信し、コレクタに信号を伝
達する。これら共通ベース接続としたトランジスタは、
電流信号に対し低インピーダンスを呈し、抵抗を通じて
接地しである比較器ＣＰの入力端子に電圧を生ずる機構
を有する。この抵抗はラインの特性インピーダンス値に
制限されることなく、とくにこれより大なる値とする。

より詳細には比較器ＣＰの正入力を次の回路で前記分岐
点Ｎｌに、またこれよりホトダイオード５ＰＡＤに接続
する。すなわち、正入力端子をＰＮＰ　Ｉ−ランジスタ
Ｔｌのコレクタに接続し、かつ抵抗Ｒ２を通じ接地する
。ＰＮＰ　ｌ−ランジスタＴ１のベースは正電源に接続
し、エミッタは抵抗Ｒ３を通じて正電源＋■に接続し、
さらに第１図の例では抵抗Ｒ１を通じて正電源＋■に接
続されていて常時通電状態に維持されているダイオード
Ｄ１で形成される常閉回路スイッチ１１を通じて回路分
岐点Ｎ１に接続される。

比較器ＣＰの負入力端子は、トランジスタＴｌと同じ回
路構成を有するＰＮＰ　）ランジスタＴ２を介し回路分
岐点Ｎ２に接続されている。すなわち第１図の例では、
正電圧＋Ｖに接続され、抵抗Ｒ１と同一の抵抗Ｒ４によ
って通常導通状態に維持されているダイオードＤ２によ
り構成されるＩ１と同じ常閉回路スイッチ■２を通じ分
岐点Ｎ２に接続されている。この分岐点Ｎ２はＲｏｔと
同じ終端抵抗Ｒｏ２を通じＣＣ１と同じ同軸ケーブルＣ
Ｃ２に接続されており、この同軸ケーブルＣＣ２の他端
は終端コンデンサＣを通じて接地されている。この終端
コンデンサＣはホトダイオード５ＰＡＤと等価のもので
ある。従ってＲｏ２゜ＣＣ２及びＣで構成される回路辺
は、Ｒｏｌ。

ＣＣＩおよび５ＰＡＤで構成される回路辺と正確に対称
形をなしている。

比較器ＣＰの出力は、出力端子Ｕを有する出力段Ｏ８の
入力に接続されており、さらに単安定マルチバイブレー
タＭの入力に接続されており、このマルチバイブレータ
Ｍの出力は同一構成の２個のドライバ回路ＤＲＩ及びＤ
Ｒ２の入力に接続され、それらの出力は、通常非導通の
ダイオードＤ３及びＤ４で、常開回路スイッチＩ３及び
Ｉ４を構成するダイオードＤ３及びＤ４を通してそれぞ
れ回路分岐点Ｎ１及びＮ２に接続されている。

通常の不動作状態では、ホトダイオードＳ　ＰＡＤはブ
レークダウン電圧より高い電圧でバイアスされており、
２個のダイオードＤｉ及びＤ２は何れも導通状態であり
、このためスイッチ！１及びＩ２は閉状態である。さら
に２個のダイオードＤ３及びＤ４は何れも通電しておら
ず、スイッチ１３及びＩ４は開状態である。

この状態でホトダイオード５ＰＡＤにより吸収される単
に１個の光子（ｐｈｏｔｏｎ）はアバランシェ（なだれ
）電流をホトダイオードを通じて生じさせ、その結果ト
ランジスタＴ１を流れる電流を減少させ、これにより比
較器ＣＰの正入力に加わる電圧の立上りに対応の負方向
の減少を生じさせる。

これにより比較器ＣＰは入力における差電圧信号を検出
し、出力に負電圧を生ずる。これは出力点Ｕに電圧を生
じ、かつ単安定マルチバイブレータＭより所定の持続時
間長を有するクエンチングパルスＳを発生させる。この
マルチバイブレータはクエンチング信号発生器として動
作する。

このクエンチング　パルスＳの負方向フロントは２個の
ドライバ回路ＤＲＩ及びＤＲ２を通じ、ダイオードＤ３
及びＤ４を導通させ（スイッチＩ３及びＩ４を閉とし）
、またダイオードＤＩ及びＤ２を遮断し、（スイッチＩ
ｔ及びＩ２を開とし）、これによって同じ負電圧値を比
較器ＣＰの入力間に加え、比較器ＣＰの出力を初期の正
レベルとする。

これと同時に、負の立上り電圧に対応してホトダイオー
ド５ＰＡＤのバイアス電圧はブレークダウン電圧以下と
なるので、アバランシェ現象のクエンチング（消火）が
行われる。

ホトダイオード５ＰＡＤに供給されるクエンチング信号
は、単安定マルチバイブレータＭによってセントされる
時間中継続し、この期間中ホトダイオード５ＰＡＤはホ
ールド・オフ状態に維持される。

上述の時間の終りにおいて、クエンチング信号の正の立
上りにより、ダイオードＤ３及びＤ４は遮断状態に戻り
、（スイッチＩ３及びＩ４を開とし）、ダイオードＤＩ
及びＤ２を導通状態とし、（スイッチＩｔ及びＩ２を再
び閉とし）、ホトダイオード　５ＰＡＤのバイアス電圧
をブレークダウン電圧より上とし、ホトダイオードを新
しい動作サイクルの準備状態とする。比較器ＣＰの入力
において検出される変化は同じであるので比較器の出力
は変化しない。

ドライバ回路ＤＲＩ及びＤＲ２は低インピーダンス　ド
ライバ回路として設計し、ホトダイオード５ＰＡＤ及び
対応の終端コンデンサＣの如く、実質的に容量性負荷で
ある負荷の端子間に生ずる可成り大きな電圧偏倚（ｅｘ
ｃｕｒｓｉｏｎ　）をも駆動しうるようにするを要する
。

既に述べたように、クエンチング信号が発生すると、比
較器ＣＰの２個の入力間に相等しい電圧の立上りが生ず
る。これは素子Ｒｏ２．ＣＣ２とＣの回路部が、ホトダ
イオード５ＰＡＤを含む回路部Ｒｏ１、ＣＣ１、５ＰＡ
Ｄと完全に対称であり、かつ２個のドライバ回路ＤＲＩ
及びＤＲ２が完全に対称のときである。このような条件
では、クエンチング信号と同軸ケーブル上の反射にある
程度の不規則波形と、不一致があっても、これらは比較
器ＣＰの２つの入力には相等しい効果を及ぼし、ここで
互に打消し合って、クエンチング回路を不所望にトリガ
する決定を行うことはない。

さらにスイッチ１１，１２，１３．１４が設けであるた
め、回路のフィードバック　ループが遮断されるので、
回路に発振を生ずる可能性が減少する。さらにこれらの
回路は全アバランシェ電流が回路の入力に流れるように
作用し、電流の一部がクエンチング　ドライバ回路の出
力より他へ流れることを防止する。

スイッチＩ１、１２．１３．１４は簡単な急速スイッチ
　ダイオードで構成することができる。

しかしこれらの回路は他の素子、例えばジャンクション
構造の電界効果トランジスタＪＦＥＴまたはＭＯ３構造
のＭＯＳＦＥＴ等の素子で構成することもできる。さら
にＰＮＰ　）ランジスタＮｌ及びＮ２のエミッタ・ベー
ス接合のブレークダウン電圧より低い電圧、例えば標準
的に約５ｖより低いクエンチング信号で充分な場合は、
スイッチＴＩ及びＩ２は、トランジスタＴｌ及びＴ２の
ベース・エミッタ接続で構成でき、ダイオードＤＩ及び
Ｄ２を省略することができる。

第２図は本発明によるクエンチング回路の変形例を示し
、本回路の第１図の実施例と相違する点は、まず回路の
入力が高インピーダンスを有する点であり、このため終
端インピーダンスＲｏｌ及びＲｏ２はこれら入力と並列
に接続されていること、ならびにこれら抵抗がスイッチ
１１及び１２の前位でなく、後位に配置されていること
である。

また終端抵抗Ｒｏ３及びＲｏ４はドライバ回路ＤＲＩ及
びＤＲ２とスイッチＩ３及びＩ４の間に配置されている
ことで、このためスイッチ１３及びＩ４が閉状態で、ク
エンチングパルス送出中マツチ状態の線路終端が得られ
ることである。

本例でもスイッチＩＩ及びＩ２はダイオードＤＩ及びＤ
２で構成することとして示しであるが、これらスイッチ
はＪＦＥＴあるいはＭＯＳＦＥＴの如く他の電子部品を
用いて構成することもできる。

場合によりホトダイオード５ＰＡＤが遠隔位置でないこ
とも当然あり得る。このようなときは、第１図あるいは
第２図の回路は同軸ケーブルＣＣＩ及びＣＣ２を当然台
まず、抵抗Ｒｏｌ及びＲｏ２をケーブルの特性インピー
ダンス値として制約することは必要なくなる。

第３図はホトダイオードがクエンチング回路より極めて
遠くに位置していてＩＯＶ以上もの極めて高いクエンチ
ング信号を必要とする場合の例を参考として示すもので
ある。

このような場合、ホトダイオードのみが回路より離れて
いるとすると、ケーフ゛ル１ｍ当り１００９Ｆの大きさ
を有する同軸ケーブルの全容量をクエンチング信号電圧
で充電する必要がある。これはドライバ回路ＤＲＩ及び
ＤＲ２が可成りの大電流を生ずるを要することなり、回
路の構成が複雑となり、得られる過渡状態のスピードを
実用上制限する。

この理由により、クエンチング回路の小部分を、別個の
小さな回路板上に塔載し、この回路板上にホトダイオー
ドを装着すると有利である。このような小回路板には、
ホトダイオード５ＰＡＤと対称性を得るためのコンデン
サＣと２個のドライバ回路ＤＰＩ及びＤＲ２並びにスイ
ッチ１１，１２゜１３．１４を配置すれば充分であり、
この小回路板を他の回路部分に対し同軸ケーブルＣＣｌ
。

ＣＣ２，ＣＣ３を用いて接続する。かくすると同軸ケー
ブルの容量（数百ｐＦ）は、小振幅の論理電圧パルス（
典型的に約０．５Ｖ）で駆動可能であり、かつ大なるク
エンチング信号（数十Ｖ）はホトダイオードに付随する
容量（数ｐＦ）にのみ加えられる。

第３図において、小回路板に塔載すべき回路の部分を太
い１点破線で囲み、Ｐで示しである。このような回路構
成においても、２個の抵抗Ｒｏ３とＲｏ４とは依然とし
て対称とし、互に相等しい値とするを要するが、この場
合これらの抵抗はケーブルＣＣＩ及びＣＣ２のインピー
ダンス　マツチング終端を行う必要はないので、開放ス
イッチで分離することができる。従って抵抗Ｒｏ３及び
Ｒｏ４の値はケーブルの特性インピーダンスによる制約
を受けなくなる。

ケーブルＣＣ３は単安定マルチパイプレークＭよりの出
力点において、その特性抵抗で終端させれば良い。代案
として、またはこれに加えて、２個のドライバ回路ＤＲ
Ｉ及びＤＲ２の共通入力分岐点Ｎ３におけるケーブルの
他方の端部を、この分岐点と大地の間に、典型的には５
０Ωのケーブルの特性インピーダンスに等しい値の抵抗
Ｒ０５を接続して終端を行うことができる。

第１図、第２図、あるいは第３図、または他の何れかの
例の回路接続を用いる場合にも、本発明による能動クエ
ンチング回路によって動作するホトダイオード５ＰＡＤ
に対しては、ホールド　オフ時間の終りにおけるバイア
ス電圧の回復には、急速であるが、無視できない一定長
の期間があることに注意すべきである。この時間長は、
充電すべき容量値、従ってケーブルの長さ応じて定まり
、かつ能動クエンチング回路の詳細な構成によって定ま
る。この時間長は実際の場合、数ｎＳ　（ナノ秒）より
数百ｎＳの値である。

５ＰＡＤパルスの繰返し速度が大であると、前位のパル
スよりのリカバリー（回復）期間中にホトダイオードに
到達する光子の確率も無視できなくなる。

リカバリー期間中に到来する光子に対しては、電気的出
力パルスが実際の到来時間に正しく相関しなくなる。バ
イアス電圧が、通常の動作電圧以下のとき５ＰＡＤはト
リガされるので、アバランシェ電流の立上りはより遅く
なり、その電流値は小となる。通常状態の動作に比し、
電気出力パルスは、光子の到着時間に関し、より長い遅
延を生ずる。

リカバリー期間中においては、光子はランダムな時間に
到来し、ホトダイオード５ＰＡＤをランダムなバイアス
電圧レベルでトリガし、ランダムにインクレメント（増
分）を行う出力パルスを生ずる。

この場合の問題点は、５ＰＡＤパルスが高い繰返し速度
を有するとき、光子の極めて大なるパーセント部分が正
しく時間計測されないことであり、従ってランダムにイ
ンクレメントされてゆく遅延を伴った電気パルスが生ず
る。これは時間相関単一光子計数において得られる時間
精度の劣化を招来する。

上述の解析精度の劣化は、能動クエンチング回路に、補
助回路を用いて補間を行うことによって回避できる。こ
の回路の任務は、バイアス電圧のリカバリー期間中に到
来する光子に対応するパルスを識別し、これらを排除す
ることである。この目的に対して、電圧のリカバリー（
回復）が開始されると、矩形パルスを発生し、これによ
り完全な電圧リカバリー期間をカバーするか、或はこれ
より少し長い時間をカバーするようにする。この矩形パ
ルスは、このパルス期間中に生じたＳ　ＰＡＤのトリガ
事態に対応する出力パルスを阻止（インヒビット）する
に用いられる。種々の回路によりこのインヒビット動作
を行わせることができる。

補助回路の２つの可能な例を第４図及び第５図に示した
。

第４図の例では比較器ＣＰよりの出力パルスを、一致（
ＡＮＤ）回路ＣＯの入力に供給し、さらに遅延線ＤＬを
介してゲート回路ＧＣの入力にも供給する。一致回路Ｃ
Ｏの他の入力はリカバリーマーカー　発生回路ＲＭＧに
より形成した矩形波パルスＲＰを供給される。ゲートＧ
Ｃは単安定マルチバイブレータＭＭにより生ずる一致出
力により制御され、通常は開状態である。能動クエンチ
ング回路の出力段Ｏ３はこのゲートＧＣの出力パルスを
受信する。

再入力ともにパルスを受信する場合、ＡＮＤ出力パルス
が生じ、このパルスは、比較器ＣＰの出力パルスが出力
段Ｏ３に到達しないよう充分な時間ゲート回路ＣＣを閉
じる。

第５図の回路では、リカバリー　マーカー　発生回路Ｒ
ＭＧにより発生した矩形波パルスＲＰを能動クエンチン
グ回路の比較器ＣＰのラッチ入力Ｌｌに供給する。従っ
て比較器ＣＰは安定静止状態（ｑｕｉｅｓｃｅｎｔ　５
ｔａｔｅ　）にラッチされ、この矩形波パルスによって
マークされた時間内にＳ　ＰＡＤ電流がトリガされても
、比較器ＣＰはこの矩形波パルスが終了する迄は応動し
ない、５ＰＡＤ電流は消滅（クエンチ）せず、前述の矩
形波パルスが終結する迄存続し、その終結時において比
較器ＣＰをトリガし、クエンチング　サイクルを開始す
る。しかし、対応のパルスが出力に到達するのを禁止す
るのは極めて容易である。その理由は、パルスは矩形波
ラッチング　パルスの後縁に同期しているからである。

出力段Ｏ３の前位に常開ゲート回路ＧＣを介在させる。

ラッチング　パルスの後縁に対応させて適当長のパルス
を単安定マルチバイブレータＭＭで発生させ、ゲートＧ
Ｃを閉じる。

上述の如く、リカバリー期間よりある程度長い時間長の
前記矩形波パルスを用いてラッチを行うとさらに他の利
点が得られることに注意する必要がある。実際上、比較
器ＣＰは、その２つの入力の信号が完全には一致してい
ない場合で、これらの信号が互に完全に打消し合わない
場合にも再トリガされない。従って回路の動作状態の調
整はより容易である。その理由は、例えば、２つのケー
ブル長が異なったり、他方のケーブル端でコンデンサＣ
によりホトダイオード５ＰＡＤの等価代替の不完全等に
よる能動クエンチング回路の２つの入力回路辺間の成る
程度の非対称を許容しうるようになるからである。

第１図ないし第３図のスイッチ１３及び１４についての
付加説明事項について述べる。ホールド・オフ時間の終
りにおけるホトダイオードのバイアス電圧のリカバリー
はできるだけ早くしなければならない。従ってこのリカ
バリーは、既述の如く低インピーダンス電源で行う必要
がある。この目的に対し、次の如くの構成が望ましい。

ａ）　　ドライバ回路ＤＲＩ及びＤＲ２は低出力インピ
ーダンスとすること、（既述） ｂ）　クエンチング　パルスの立上り縁（正のフロント
）の完結後において、初めてスイッチＩ３及びＩ４を開
とすること。（これについてはとくに述べてないが、正
のフロントでスイッチを再度間とすると述べてあり、こ
のフロントの中の何時とは特定していない。） Ｃ）　スイッチＩ３及びＩ４は両方向に大電流を導通し
うること。従ってスイッチをダイオードで構成すること
は部分的にしか満足でない。スイッチを他の方法で構成
することを述べた方が良い。すなわち既述の如く電界効
果トランジスタを用いたり、例えば２個のダイオードを
反対方向に並列接続し、すなわち逆の導電方向に接続す
る等の急速ダイオードによるより複雑な方法で構成する
方が良い。

最後にパルス　ドライバ回路ＤＲＩ及びＤＲ２の代案に
は次の如くのものがある。

ａ）　静止（ｑｕｉｅｓｃｅｎｔ　）電圧レベル（旧Ｇ
Ｈ）及びクエンチ電圧レベル（ＬＯＷ　）に対応する２
つの別個のｄｃ電圧源を用いること。

ｂ）　各スイッチｉ３及び１４を２つのスイッチに分離
し、その一方を高電圧源に接続し、他方を低電圧源に接
続する。これらスイッチは、スイッチＩ３及びＩ４の場
合と同じに静止状態に開とする。クエンチング　パルス
の負のフロント（波頭）に応じて、スイッチ１１及びＩ
２を開とするとき、低電圧スイッチを閉とし、高電圧ス
イッチを開とする。またホールド　オフ時間の終りに、
クエンチング　パルスの正のフロントに応じて、低電圧
スイッチを開とし、高電圧スイッチを閉とし、バイアス
電圧のリカバリー迄閉状態を維持する。バイアス電圧が
リカバーされたとき、高電圧スイッチを開とし、スイッ
チ１１及びＩ２を閉とすると、回路は静止（ｑｕｉｅｓ
ｃｅｎｔ　）状態となる。

【図面の簡単な説明】 第１図は低インピーダンス入力を有し、かつ遠隔位置の
ホトダイオードに対する直列終端を具えた本発明のクエ
ンチング回路の実施例の回路図、第２図は高インピーダ
ンス入力を有し、並列終端を有する本発明の実施例の回
路図、 第３図は本発明のクエンチング回路のさらに他の実施例
の回路図、 第４図及び第５図は、本発明のクエンチング回路に付加
しうる補助回路の２つの実施例のブロック図である。 ５ＰＡＤ・・・ホトダイオード ＣＣ１、ＣＣ２，ＣＣ３・・・同軸ケーブル１１〜Ｉ４
・・・スインチ Ｄ１〜Ｄ４・・・ダイオード Ｒｏ１、Ｒｏ２．Ｒ１へＲ６・・・抵抗Ｃ・・・コンデ
ンサ ＤＲ１、ＤＲ２・・・ドライバ回路 Ｏ３・・・出力段 Ｍ・・・マルチパイプレーク（クエンチング信号発生器
）Ｔ１、Ｔ２・・・トランジスタ ＣＰ・・・比較器 ＲＭＧ・・・リカバリー　マーカー　発生回路ＣＯ・・
・一致回路 ＤＬ・・・遅延線 ＭＭ・・・単安定マルチバイブレータ ＧＣ・・・ゲート回路

Claims (1)

1. 【特許請求の範囲】 １、第１入力が制御すべきホトダイオード （ＳＰＡＤ）に接続され、第２入力がこのホトダイオー
   ドと等価の平衡インピーダンス （Ｃ）に接続されている信号比較器（ＣＰ）と、 この比較器（ＣＰ）の２つの入力間に不平 衡が生じた都度、所定の時間長をもったホトダイオード
   （ＳＰＡＤ）のクエンチング信号（Ｓ）を発生するよう
   に前記比較器（ＣＰ）の出力に接続されたクエンチング
   信号発生器（マルチバイブレータＭ）と、 ホトダイオード（ＳＰＡＤ）と、平衡イン ピーダンス（Ｃ）との接続回路内で、比較器（ＣＰ）の
   各入力側に、さらに前記クエンチング信号発生器の出力
   と前記入力との間の接続回路内で前記入力側に設けられ
   たスイッチ手段（Ｉ１〜Ｉ４）とを有してなり、これら
   スイッチ手段（Ｉ１〜Ｉ４）は、前記クエンチング信号
   （Ｓ）によって駆動され、ホトダイオード（ＳＰＡＤ）
   のバイアス電圧を通常高い値に保持しているが、該クエ
   ンチング信号（Ｓ）の発生後は所定の時間だけ前記バイ
   アス電圧をブレークダウン電圧レベル以下に低下させる
   構成を特徴とする単一光子半導体アバランシエホトダイ
   オードの能動クエン チング回路。 ２、ホトダイオード（ＳＰＡＤ）が遠隔位置に配置され
   ており、回路には同軸ケーブル （ＣＣ１）を介して接続され、前記平衡インピーダンス
   （Ｃ）は、該第１の同軸ケーブル（ＣＣ１）と対称に配
   置された同一特性の第２同軸ケーブル（ＣＣ２）の終端
   を形成する請求項１記載のクエンチング回路。 ３、前記スイッチ手段（１１〜１４）は、 一方側がそれぞれホトダイオード（ＳＰＡＤ）及び平衡
   インピーダンス（Ｃ）に接続され、他方側が比較器（Ｃ
   Ｐ）の各入力に接続されている２個の常閉スイッチ（Ｉ
   １、Ｉ２）と、ホトダイオード（ＳＰＡＤ）及び平衡イ
   ン ピーダンス（Ｃ）と、前記クエンチング信号発生器の出
   力に接続されている各ドライバ回路（ＤＣ１、ＤＣ２）
   のそれぞれの間に設けられた２個の常開スイッチ（Ｉ３
   、Ｉ４）を具えてなる請求項１記載のクエンチング回路
   。 ４、比較器（ＣＰ）の入力より見て、常閉スイッチ（Ｉ
   １、Ｉ２）より上流側に接続されたマッチング用終端抵
   抗（Ｒｏ１、Ｒｏ２）を含んでなる請求項３記載のクエ
   ンチング回路。 ５、比較器（ＣＰ）の入力より見て、常閉スイッチ（Ｉ
   １、Ｉ２）より下流側に接続されたマッチング用終端抵
   抗（Ｒｏ１、Ｒｏ２）を含んでなる請求項３記載のクエ
   ンチング回路。 ６、ドライバ回路（ＤＲ１、ＤＲ２）の出力にさらに他
   のマッチング用終端抵抗（Ｒｏ３、Ｒｏ４）を設けた請
   求項５記載のクエンチング回路。 ７、ホトダイオード（ＳＰＡＤ）、平衡インピーダンス
   （Ｃ）と、スイッチ（Ｉ１〜Ｉ４）並びにドライバ回路
   （ＤＲ１、ＤＲ２）とを、クエンチング回路の残りの各
   素子とは別個の小回路板（Ｐ）上に配置し、少くとも１
   端を特性インピーダンスで終端した同軸ケーブル（ＣＣ
   １、ＣＣ２、ＣＣ３）を介して回路の他の部分に接続し
   た請求項３記載のクエンチング回路。 ８、補助回路（ＲＭＧ、ＣＯ、ＭＭ、ＧＣ；ＲＭＧ、Ｍ
   Ｍ、ＤＬ、ＧＣ）を設け、本補助回路は、各電圧のリカ
   バリーの開始時に応答して、電圧リカバリーの時間を完
   全にカバーするに充分な時間長を持った矩形波パルス （ＲＰ）を発生するリカバリー　マーカー 発生器（ＲＭＧ）と、この矩形波パルスに応答して、該
   パルス持続時間中に生ずるホトダイオード（ＳＰＡＤ）
   のトリガに関連するクエンチング回路の出力パルスを禁
   止する各回路手段（ＣＯ、ＭＭ、ＤＬ、ＧＣ；ＭＭ、 ＤＬ、ＧＣ）とを含んでなることを特徴とする請求項１
   記載のクエンチング回路。 ９、補助回路の前記回路手段は、前記矩形波パルス（Ｒ
   Ｐ）と、比較器（ＣＰ）の出力信号の一致を検出する一
   致回路（ＣＯ）と、この一致回路（ＣＯ）によって制御
   され、比較器の出力とクエンチング回路の出力段（ＯＳ
   ）の間に介挿されたゲート回路（ＧＣ）を具えてなる請
   求項８記載のクエンチング回路。 １０、補助回路の前記回路手段は、比較器のラッチ入力
   （ＬＩ）に矩形波パルス（ＲＰ）を供給する接続と、比
   較器の出力とクエンチング回路の出力段（ＯＳ）の間に
   介挿され、前記矩形波パルス（ＲＰ）によって制御され
   る制御ゲート回路（ＧＣ）を具えた請求項８記載のクエ
   ンチング回路。 １１、ドライバ回路（ＤＲ１、ＤＲ２）は低出力インピ
   ーダンスを有し、前記常開スイッチ （１３、１４）は、クエンチング信号（Ｓ）の立上り縁
   部の完了後において初めて開放され、反対方向に大電流
   を導通しうる如くした請求項３記載のクエンチング回路
   。 ２、回路スイッチ手段（Ｉ１〜Ｉ４）は、それぞれ一方
   の側が、ホトダイオード（ＳＰＡＤ）と平衡インピーダ
   ンス（Ｃ）に接続され、他方の側が比較器（Ｃ）の２つ
   の入力に接続されている２個の常閉スイッチ（Ｉ１、Ｉ
   ２）と、それぞれ一方の側がホトダイオード （ＳＰＡＤ）と平衡インピーダンス（Ｃ）に接続され、
   他方の側が各ｄｃ電圧源に接続されている２個の常閉ス
   イッチ（Ｉ３、Ｉ４）を有してなり、これら常閉スイッ
   チ（Ｉ３、Ｉ４）の各々は、高電圧源に接続された１個
   のスイッチと、低電圧源に接続された他の１個のスイッ
   チである請求項１記載のクエンチング回路。