JPH02168332A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、実行中のプログラムが複数の空間のオペラン
ドを同時にアクセスすることのできるデータ処理装置に
係り、特に、論理アドレスから実アドレスへの変換に使
用する変換テーブルの基点アドレスの１部をハードウェ
ア内に記憶し、空間アドレスから基点アドレスを求める
処理時間を短縮できるようにしたデータ処理装置に関す
る。

［従来の技術］ 従来、多重仮想記憶空間における仮想アドレッシングを
用いるデータ処理装置においては、命令が汎用レジスタ
等を使用し、求める論理アドレスで指定できる範囲を１
つの仮想アドレス空間と称し、１つの仮想アドレス空間
と論理アドレスとから、１つの実記憶アドレスが、シス
テムによって与えられる。この仮想アドレス空間と論理
アドレスとから実アドレスを求める操作をアドレス変換
という。このアドレス変換は、各仮想アドレス空間毎に
、システムに定められたアドレス変換テーブル（セグメ
ントテーブルとページテーブル）を用いて行われる。

アドレス変換テーブルは、主記憶上に存在し、仮想アド
レス空間毎にその基点アドレス（ＳＴＯ：セグメントテ
ーブルオソジンアドレス）が与えられており、論理アド
レスから実アドレスへのアドレス変換は、この基点アド
レスＳＴＯを用いて変換テーブルを索引することにより
行われる。

さらに、多重仮想アドレス空間より１つのアドレス空間
を決定するため、命令のオペランド論理アドレス計算用
に使用するベースレジスタに対応するベース空間レジス
タにより空間アドレスを指定し、この空間アドレスを、
システムが提供するテーブル索引等の手段により求める
ことも可能である。

前述したような従来技術は、プログラムから同時に使用
可能な仮想記憶空間が８個程度の比較的小規模な多重仮
想記憶空間を実現できるものである。この従来技術は、
８個のＳＴＯレジスタを備え、このレジスタの中の基点
アドレスＳＴＯを自由に、汎用レジスタと対に設けた空
間ベースレジスタと対応づけることができるように構成
されている。この従来技術において、一般命令は、アド
レス計算時に、汎用レジスタを使用すると同時に、空間
ベースレジスタと対応づけられたＳＴＯを前記ＳＴＯレ
ジスタより読み出し、これにより多重空間アドレスを実
現して処理される。従って、この従来技術は、プログラ
ムからアーキテクチャ上許された最大数のＳＴＯをレジ
スタまたはメモリに記憶できる構成を必要とする。

また、さらに、他の進んだ従来技術として、メモリアク
セスのため、ベース空間レジスタを使用する場合、予め
ハードウェア内に記憶されている空間アドレスとＳＴＯ
の変換対を使用する方法も提案されている。

以下、この従来技術を、一般のメモリアクセス命令であ
るＬ命令を例に、本発明の第１の実施例を示す第１図の
一部を用いて説明する。

Ｌ命令は、例えば、第１図のレジスタ１３内に示すよう
な形式を持つ、ＲＸ形式と呼ばれる命令である。

このＬ命令の実行時、まず、インデックスレジスタ番号
フィールドＸ、の４ｂｉｔを用い、１６個のレジスタよ
り成る汎用レジスタ群１１より、１つがインデックスレ
ジスタとして選択され、ベースレジスタ番号フィールド
Ｂ８　の４ｂｉｔを用いて、同様に汎用レジスタ群１１
より、１つがベースレジスタとして選択される。

選択されたインデックスレジスタの内容、ベースレジス
タの内容及びＬ命令のディスプレースメントフィールド
Ｄ２の値は加算され、その結果はＬ命令のオペランドの
論理アドレスとして、仮想空間内のアドレスを指定する
。

一方、Ｌ命令のベースレジスタ番号フィールドＢ、は、
同時に、１６個の汎用レジスタ群と対を成す１６個の空
間レジスタ群より１つの空間レジスタを選択する。

選択された空間レジスタの内容により１つの仮想アドレ
スが指定される。

前述したように、従来技術によるＬ命令の処理は、Ｌ命
令のｘ！、Ｂｚ、Ｄａの各フィールドにより指定された
仮想空間アドレスと、論理アドレスとがシステムにより
１つの主記憶上の領域に対応付けられ、この主記憶上の
領域より３２ｂｉｔのデータを、Ｌ命令のＲ，フィール
ドの４ｂｉｔで指定される１６個の汎用レジスタ群の１
つに書き込み、これにより、Ｌ命令の処理を終了すると
いうものである。

次に、このＬ命令実行時に指定した仮想空間アドレスと
論理アドレスとから、主記憶上の実アドレスを求めるま
での動作を説明する。

この空間アドレスは、前記空間アドレスとＳＴＯとの変
換対を記憶させたメモリを参照し、オペランドの空間ア
ドレスに対応するＳＴＯを読み出し、そのＳＴＯをもと
にオペランドの論理アドレスを実アドレスに変換し、バ
ッファ記憶及び主記憶をアクセスするために用いられる
。また、・空間アドレスとＳＴＯとの変換対メモリに、
所望の空間アドレスとＳＴＯとの変換対が記憶されてい
ない場合、ハードウェアにより主記憶上の空間アドレス
変換テーブルを操作してＳＴＯを求めることができる。

その後は、前述と同様にバッファ記憶及び主記憶がアク
セスされる。

前記従来技術は、１６個の汎用レジスタと、それらと対
を成す１６個の空間レジスタとを有しており、命令のベ
ースレジスタ番号フィールドで汎用レジスタと空間レジ
スタを対で指定することにより１６個の仮想空間へのア
クセスを可能にしたものである。

このような前述の従来技術をさらに改善し、空間レジス
タの内容を変更する命令（以下、ＳＧＲＭ命令と言う）
を用意し、空間レジスタの内容を入れ換えることによ番
ハさらに多くの仮想空間へのアクセスを可能とする他の
従来技術が、例えば、特公昭６０−４１３７９号公報等
に記載されて知られている。

以下、この従来技術を１本発明の第１の実施例の構成を
示す第１図の一部を参照して説明する。

ＳＧＲＭ命令は、第１図のレジスタｌ内に示すような形
式を有している。このＳＧＲＭ命令は、フィールドｘ、
Ｂ、で汎用レジスタを指定し、指定された２つの汎用レ
ジスタの内容とＤ２フィールドの値とを加算することに
より、オペランドの論理アドレスを生成し、これにより
、主記憶上の領域３のオペランドデータを指定する。オ
ペランドとして指定されてデータは、フィールドＲ１で
指定される空間レジスタに書き込まれ、ＳＧＲＭ命令の
処理を終了する。

従って、この従来技術は、一般命令が空間レジスタを使
って他の仮想空間に対しアクセスを行う場合、実際にア
クセスが行われる前に空間レジスタへの設定が先行して
行なわれることになる。

前述したようなＳＧＲＭ命令の実行により、空間レジス
タには新しい空間を指定する空間アドレスが設定される
。以後、後続の命令は、ＳＧＲＭ命令で変更された空間
レジスタを、オペランドアドレス指定のために使用して
アドレス変換を行うことにより、新しい空間アドレスに
よるアクセスを行うことが可能となる。

［＠明が解決しようとする課題］ 前述したＳＧＲＭ命令を使用しない従来技術は、いずれ
も、命令のオペランドアドレス計算からオペランドデー
タ読み出しまでの処理の間に、新しい空間アドレスから
ＳＴＯを求めるという処理（以下、この処理を空間アド
レス変換という）を必要とすること、また、１つあるい
は複数のプログラムが、多数の仮想空間をアクセスする
ことをアーキテクチャ上許すようにすると、ＳＴＯレジ
スタまたはＳＴＯの変換対メモリが大規模なハードウェ
アとなり、このハードウェアが、命令オペランドアドレ
ス計算からオペランドデータ読み出しまでのハードウェ
ア（以下、オペランド読み出し部という）全体を増大さ
せる結果となることの２点により、データ処理装置の性
能を低下させるという問題点を有している。

また、前述したＳＧＲＭ命令を使用する従来技術は、Ｓ
ＧＲＭ命令により空間レジスタの内容のみを予め変更し
ておくものであって、基点アドレスＳＴＯを予め用意し
ておくことができず、従って、後続の一般命令で、空間
レジスタの内容を用いてＳＴＯを求め、さらに、実アド
レスを求めなければならないという問題点を有している
。

本発明の目的は、前記従来技術の間層点を解決し、命令
のベースレジスタ指定からＳＴＯを求めるまでのハード
ウェア構造を簡単化し、オペランド読み出し部のハード
ウェアの増加を少なくシ。

多重空間アクセスを可能とすることによる性能の低下を
小さくしたデータ処理装置を提供することにある。

［課題を解決するための手段］ 本発明によれば前記目的は、前述の性能低下の問題の解
決のため、一般命令を用いて空間アドレスからＳＴＯへ
の変換を行うのではなく、前記ＳＧＲＭ命令を用いる空
間ベースレジスタ変更命令により、予めＳＴＯへの変換
を行っておき、その結果を、命令のオペランドアドレス
計算から、オペランドデータ読み出しまでの処理で使用
できるようなハードウェアを構成することにより達成さ
れる。

このことにより、本発明は、空間アドレスからＳＴＯへ
の変換、空間アドレスとＳＴＯとの変換対を記憶するメ
モ１ハ変換対の検索等のための複雑なハードウェアを、
オペランド読み出し部のハードウェアに追加する必要を
なくすことができ、少ないハードウェアで、処理装置の
性能低下を小さくすることができる。

［作用］ 本発明による空間アドレス変換は、一般命令のオペラン
ド読み出し処理によらず、特定の空間ペースアドレス変
更命令の演算処理により行われる。

例えば、ＳＧＲＭの場合、ＳＧＲＭ命令のオペランドの
読み出し後、オペランド毎に読み出された空間アドレス
は、空間アドレス変換が行われ、その結果が、オペラン
ド読み出し部に記憶され、般命令のオペランド読み出し
時に使用される。

一方、このことにより、ＳＧＲＭ命令は、従来、メモリ
より読み出した空間アドレスをそのままの形で空間ベー
スレジスタヘロードすれば、その処理が終了していたの
に対し、本発明の場合、空間アドレス変換または空間ア
ドレスとＳＴＯとの変換対の索引処理が追加されるので
、ＳＧＲＭ命令の処理性能が低下することになる。

しかし、ＳＧＲＭ命令は、一般命令に比較してプログラ
ム中の出現頻度が小さいので、空間アドレスとＳＴＯと
の変換対の構造、大きさが同じならば、空間アドレス変
換の回数は、従来技術による場合も、本発明による場合
も変わらないことを考慮すると、本発明は、その処理性
能を従来技術の場合より向上させることができる。

［実施例］ 以下、本発明によるデータ処理装置の実施例を図面によ
り詳細に説明する。

第１図は本発明の第１の実施例の構成を示すブロック図
であり、ＳＧＲＭ命令の動作と、一般命令のオペランド
データ読み出し時の実アドレスを求める動作とに必要な
部分のブロック図である。

第１図において、２は主記憶、５は検出回路、６は空間
アドレス変換機構、１１は汎用（Ｇ　Ｐ　Ｒ）レジスタ
群、１２は空間（ＳＴＯＮ）レジスタ群、１８は基点ア
ドレス（ＳＴＯ）レジスタ群、２０はアドレス計算器、
２３は論理アドレス変換機構である。

非特権命令であるＳＧＲＭ命令は、レジスタ１にセット
され、図示のような命令形式を有し、第２オペランド指
定フィールドＸ、、　Ｂ、、　Ｄ、により主記憶２内の
１つの領域３を指定して、第２オペランドデータを読み
出す。この読み出された第２オペランドデータは、１つ
の仮想空間アドレスとして使用されるものであり、信号
線４を介して検出回路５に送出される。一方、仮想空間
の論理アドレス変換の基点アドレス、すなわち、ＳＴＯ
は、３２個のＳＴＯレジスタ群１群内８内ＳＴＯレジス
タに保持されており、この３２個のＳＴＯに対応する仮
想空間アドレス及びプログラムＩＤは、検出回路５の内
部に保持されている。すなわち、検出回路５は、空間ア
ドレスと空間アドレス変換後のＳＴＯの対を記・はする
手段を備えていることになる。

検出回路５に与えられた、ＳＧＲＭ命令の第２オペラン
ドデータである仮想空間アドレスは、検出回路５により
、該検出回路５内部に保持されている３２個の仮想空間
アドレスのそれぞれと比較され、その中に一致する仮想
空間アドレスが存在する場合、検出回路５は、ＳＴＯレ
ジスタ群１８の対応するＳＴＯレジスタの番号を信号線
９に出力する。この信号Ｍ９に送られるＳＴＯレジスタ
番号は、１６個の５ＴＯＮレジスタより成る５ＴＯＮレ
ジスタ群１２に与えられ、信号線８を介して送られてく
るＳＧＲＭ命令のＲ、フィールドの４ｂｉｔで指定され
る１６個の中の１個の５ＴＯＮレジスタに書き込まれる
。

前述の動作で、検出回路５に伝えられた仮想空間アドレ
スが、検出回路５内部に保持されている３２個の仮想空
間アドレスとそれぞれ比較され、その結果、その中に一
致する仮想アドレスが存在しなかった場合、検出回路５
は、信号線７を介して、空間アドレス変換機構６を起動
し、空間アドレスからＳＴＯへの変換処理を行わせる。

空間アドレス変換機構６は、求めたＳＴＯを信号線１７
を介して３２個のＳＴＯレジスタより成るＳＴＯレジス
タ群１８に送出し、同時に、ＳＴＯレジスタ群１群内８
内、前述で求めた新たなＳＴＯを登録すべき１つのＳＴ
Ｏレジスタを選択し、そのＳＴｏレジスタの番号を信号
線１０を介してＳＴＯレジスタ１８に送出し、選択した
登録Ｓ　Ｔ　Ｏレジスタ番号に対応するＳＴＯレジスタ
に変換後のＳＴｏを登録する。

信号線１０に送出された登録ＳＴＯレジスタ番号は、同
時に検出回路５にも伝えられ、検出回路５は、登録ＳＴ
Ｏレジスタ番号のＳＴＯレジスタに対応する検出回路５
内部の仮想空間アドレスにＳＧＲＭ命令の第２オペラン
ドデータである仮想空間アドレスを登録する。同時に、
信号線ｌＯ上の１９５Ｔｏレジスタ番号は、５ＴＯＮレ
ジスタ群１２にも与えられ、信号＃１８を介して与えら
れるＳＧＲＭ命令のＲ，フィールドで指定された番号の
５ＴＯＮレジスタに登録される。

前述の動作でＳＧＲＭ命令の処理は終了するが、前述の
本発明の第１の実施例は、このＳ　Ｇ　ＲＭ命令の処理
により、ベースレジスタとして使用する１６個の汎用レ
ジスタより成る汎用レジスタ群ｌｌのそれぞれに対応す
る仮想空間アドレスを任意に変更することが可能となり
、多重仮想アドレッシングを可能にできる。

次に、一般に命令のベースフィールド（肌）を用いて、
前述のような多重仮想空間をアクセスする動作を説明す
る。

一般命令は、命令レジスタ１３にセットされる。

この実施例においては、−例として、ＲＸ形式の命令、
例えば、Ｌ命令が命令レジスタ１３にセットされ、アド
レス計算され、これによりオペランドを読み出すものと
する。

命令レジスタ１３内の命令のＢ、フィールド及びＸ、フ
ィールドの内容は、信号＄３１１４．１５を介して汎用
レジスタ群１１に与えられ、それぞれが１つの汎用レジ
スタを選択する。各フィールドで選択されたレジスタの
内容と、信号線１６を介した命令のＤｌ　　フィールド
の内容とは、アドレス計算器２０に印加される。アドレ
ス計算器２０は、アドレス計算の結果、仮想空間内部の
アドレスとなる実行論理アドレスを求め、この実行論理
アドレスを信号線２１を介して論理アドレス変換機構２
３に送出する。

一方、命令のＢ、フィールドにより選択された汎用レジ
スタに対応するＳ　Ｔ　ＯＮレジスタ群１２内の１つの
５ＴＯＮレジスタ内に保持されているＳＴＯレジスタ番
号が読み出され、該ＳＴＯレジスタ番号は、信号線１９
を介してＳＴＯレジスタ群１８に送出される。ＳＴＯレ
ジスタ群１群内８内、これにより１つのＳＴＯレジスタ
が選択され、選択されたＳＴＯレジスタよりＳＴＯが読
み出され、該ＳＴＯは、信号１．８２２を介して論理ア
ドレス変換機構２３に伝えられる。

論理アドレス変換機構２３は、人力された実行論理アド
レスとＳＴＯとを用いて実アドレスを生成し、その実ア
ドレスを信号線２４に出力する。

この実アドレスは、信号線２４を介して図示しないバッ
ファ記憶装置及び主記憶装置に送られ、オペランド読み
出しのために用いられる。

前述したようにして、一般命令のオペランドは、汎用レ
ジスタによるベースレジスタの番号に対応した空間レジ
スタ内の空間アドレスの仮想空間から、正しくオペラン
ドを読み出すことができる。

前述した本発明の第１の実施例によれば、一般命令の実
アドレスを求める処理を、基点アドレスＳＴＯを直接使
用して行うことができ、一般命令の処理負担を軽減する
ことができる。

第２図は本発明の第２の実施例の構成を示すブロック図
である。第２図において、１０２は主記憶、１０３は空
間レジスタ、１０４は空間アドレス変換バッファ、１０
６は汎用レジスタ、１１４は基点アドレス（ＳＴＯ）レ
ジスタ群１０７は基点アドレス有効フラグ群、１０８は
アドレス計算器、１０９は論理アドレス変換機構である
。

第２図に示す本発明の第２の実施例は、仮想空間アドレ
スから、仮想空間の論理アドレス変換のための基点アド
レスＳＴＯへの変換を高速化するため、空間アドレス変
換を行った後、その仮想空間アドレスと基点アドレスＳ
ＴＯの対を記憶する空間アドレス変換バッファ１０４を
設けて構成されている。

この第２の実施例は、ＳＧＲＭ命令の実行時、この空間
アドレス変換バッファを、仮想空間アドレスで索引し、
所望の変換対が存在すれば、求めた基点アドレスＳＴＯ
をＳＧＲＭ命令のＲ，フィールドで指定されたＳＴＯレ
ジスタへ予め書き込んでおき、もし、所望の変換対が存
在しない場合には、ＳＴＯレジスタに対応するＳＴＯ有
効フラグ１０７を無効化しておき、後続の命令のオペラ
ンド空間アドレスの指定でこのＳＴＯレジスタが使用さ
れたとき空間アドレス変換機構１１１を起動し、主記憶
上の空間アドレス変換テーブル参照により所望のＳＴＯ
を求めるように構成されている。

第２図にに示す本発明の第２の実施例おいて、ＳＧＲＭ
命令は、第１の実施例で説明したと同様に、第２オペラ
ンドフィールドＸ、、　　Ｂ、、　Ｄ、により主記憶１
０２内の１つの領域１１０を指定して、第２オペランド
データを読み出す。この読み出された第２オペランドデ
ータは、１つの仮想空間アドレスとして使用されるもの
であり、信号線１１２を介してＳＧＲＭ命令のＲ，フィ
ールドで指定された空間レジスタ１０３の１つへ書き込
まれる。同時に、この第２オペランドデータは空間アド
レス変換バッファ１０４へ送出される。

一方、空間アドレス変換バッファ１０４は、前述したよ
うに、仮想空間アドレスと空間アドレス変換後のＳＴＯ
との対を記憶する手段と、与えられた仮想空間アドレス
と記憶されている仮想空間アドレスとを比較し、与えら
れた仮想空間アドレスが該バッファ１０４内に記憶され
ているか否かを判定し、記憶されている場合には、与え
られた仮想空間アドレスに基づいて、空間アドレス変換
後の基点アドレスＳＴＯを読み出す手段とを備えている
。

空間アドレス変換バッファ１０４に与えられたＳＧＲＭ
命令により読み出された第２オペランドデータである仮
想空間アドレスは、空間アドレス変換バッファ１０４に
記憶されている仮想空間アドレスと比較され、その中に
一致する仮想空間アドレスが存在する場合、空間アドレ
ス変換バッファ１０４は、変換後のＳＴＯを信号線１１
３へ、また、ＳＴＯの有効フラグをｌ”として信号線１
１５へ出力する。

信号線１１３へ出力されたＳＴＯは、１６個のＳＴＯレ
ジスタより成るＳＴＯレジスタ群１１４に与えられ、信
号線１１６を介して送られてくるＳＧＲＭ命令のＲ，フ
ィールドで指定される１６個の中の１つのＳＴＯレジス
タに書き込まれる。

また、信号Ｍ１１５へ出力されたＳＴＯの有効フラグは
、１６個のＳＴＯ有効フラグ群１０７に与えられ信号線
１１６を介して送られてくるＳＧＲＭ命令のＲ，フィー
ルドで指定される１６個の中の１つのＳＴＯ有効フラグ
を“ｌ”にセットし、ＳＧＲＭ命令の処理を終了する。

前述の動作で、空間アドレス変換バッファ１０４へ伝え
られる仮想空間アドレスが該バッファ内に記憶されてい
る仮想空間アドレスと比較され、その結果、その中に一
致する仮想アドレスが存在しなかった場合、空間アドレ
ス変換バッファ１０４は、ＳＴＯの有効フラグを“０”
として信号線１１５へ出力する。

信号［１１５に出力されたＳＴＯの有効フラグは、１６
個のＳＴＯ有効フラグ群１０７へ与えられ、信号線１１
６を介して送られて来るＳＧＲＭ命令のＲ，フィールド
で指定される１６個の中の１つの有効フラグをＯ”にセ
ットしＳＧＲＭ命令の処理を終了する。

前述した本発明の第２の実施例では、ＳＧＲＭ命令の処
理により、主犯＠１０２より読み出された第２オペラン
ドデータである仮想空間アドレスに対応する基点アドレ
スＳＴＯが、空間アドレス変換バッファ１０４内に記憶
されていた場合には、ＳＧＲＭ命令のＲ，フィールドで
指定されたＳＴＯレジスタに必要なＳＴＯが保持されて
おり、後続の命令は、オペランド読み出し時に、このＳ
ＴＯレジスタが指定されれば、空間アドレス変換を行う
ことなく、命令のベースフィ−ルドＢ、を用いて直接Ｓ
ＴＯを求めることができ、所望の仮想空間に対しアクセ
スが可能となる。

一方、ＳＧＲＭ命令の処理により読み出された第２オペ
ランドデータである仮想空間アドレスに対応するＳＴＯ
が、空間アドレス変換バッファに記憶されていなかった
場合、ＳＧＲＭ命令のＲ１フィールドで指定されたＳＴ
Ｏレジスタ内には目的のＳＴＯが存在せず、後続の命令
は、オペランド読み出し時、命令のベースフィールドＢ
２で該ＳＴＯレジスタが指定されると、主記憶１０２上
の空間アドレス変換テーブル参照により、空間アドレス
変換を行った後ＳＴＯを求め、所望の仮想空間へアクセ
スしなければならない。

次に、ＳＧＲＭ命令実行後の後続の命令による多重仮想
空間アクセスの動作について説明する。

一般に、命令は命令レジスタ１０５にセットされる。以
下の説明においては、−例として、ＲＸ形式の命令であ
るＬ命令を用いて説明する。

Ｌ命令は、主記憶１０２より読み出され命令レジスタ１
０５内にセットされる。命令レジスタ１０５内のＬ命令
のＢ８フィールド及びＸ８フイールドの内容は、信号Ｍ
１１７，１１８を介して汎用レジスタ群１０６に与えら
れ、それぞれ１つの汎用レジスタを選択する。各フィー
ルドで選択されたレジスタの内容と、信号線１１９を介
したし命令のＤｌ　フィールドの内容とは、アドレス計
算器１０８に印加される。アドレス計算器１０８は、ア
ドレス計算の結果、仮想空間内部のアドレスとなる論理
アドレスを求め、その論理アドレスを信号線１２０を介
して、論理アドレス変換機構１０９に送出する。

一方、Ｌ命令のＢ！フィールドにより、汎用レジスタに
対応するＳＴＯレジスタ群１１４及びＳＴＯ有効フラグ
群１０７から、それぞれ１つが選ばれ、その内容が信号
線１２１，１２２を介して論理アドレス変換機構１０９
へ送出される。

論理アドレス変換機構１０９は、信号線１２２を介して
入力されたＳＴＯ有効フラグが“１″の場合、信号線１
２１，１２０を介して入力されたＳＴＯと論理アドレス
を用いて実アドレスを生成し、その実アドレスを信号ｔ
ＪＡ　１２３に出力する。

この実アドレスは、信号Ｍ１２３を介して図示しないバ
ッファ記憶装置及び主記憶装置に送られ、オペランドの
読み出しのために用いられる。

また、論理アドレス変換機構１０９は、入力されたＳＴ
Ｏ有効フラグが０°′の場合、空間アドレス変換の起動
信号を、信号Ａ１１１２４を介し空間アドレス変換機構
ｉｌｌへ送出する。

信号線１２４を介して、空間アドレス変換の起動信号を
得た空間アドレス変換機構１１１は、信号線１１７を介
してＬ命令の８８　フィールドを受は取る。Ｌ命令の８
２　フィールドは、Ｌ命令で使用する空間レジスタの番
号を示しており、同時に空間アドレス変換起動信号によ
り空間アドレスが必要となった空間レジスタの番号でも
ある。

空間アドレス変換機構１１１は、信号線１１７を介して
入力された空間レジスタの番号を、さらに、信号線１２
６を介して空間レジスタ群１０３に送出する。

空間レジスタ群１０３は、信号線１２６より人力された
空間レジスタ番号により１つの空間レジスタを選択し、
その内容を変換すべき空間アドレスとして、信号Ｍ１２
７を介し空間アドレス変換機構１１１に送出する。

空間アドレス変換機構Ｉｌｌは、この変換すべき空間ア
ドレスを信号線１２７を介して受は取り、主記憶１０２
上の図示しない空間アドレス変換テーブルを参照するこ
とにより、空間アドレス変換を行い対応するＳＴＯを求
め、その結果を信号線１２５へ出力する。

空間アドレス変換バッファ１０４は、信号線１２５．１
２７より空間アドレス変換により求めたＳＴＯ及び対応
する空間アドレスを受は取り、その変換対を空間アドレ
ス変換バッファ１０４内に記憶する。

また、信号線１２５を介して空間アドレス変換により求
めたＳＴＯと、信号Ｍ１２６を介して与えられた空間レ
ジスタ番号とは、これらの信号線を介してＳＴＯレジス
タ群１１４に伝えられ、空間レジスタ番号によりＳＴＯ
レジスタが選択され、二の選択されたＳＴＯレジスタに
、空間アドレス変換により求めたＳＴＯが書き込まれる
。

同時に、空間レジスタ番号により選択されたＳＴＯレジ
スタに対応するＳＴＯ有効フラグが“１”にセットされ
る。

その後、再びＬ命令の読み出しより処理が再開され、Ｌ
命令が命令レジスタへ読み出され後は前述と同様の処理
が行われる。

このその後の処理において、論理アドレス変換機構１０
９に、信号Ｍ１２２を介して入力されるＳＴＯ有効フラ
グは“ｌ”となっており、これにより、２度目の論理ア
ドレス変換で再度空間アドレス変換が起動されることは
なく、論理アドレス変換により対応する実アドレスを求
めることができる。

以上説明したように、本発明の第２の実施例においても
、一般命令のオペランドは、汎用レジスタによるベース
レジスタの番号に対応した空間レジスタ内の空間アドレ
スの仮想空間から正しくオペランドを読み出すことがで
きる。

前述した本発明の２つの実施例によれば、一般命令のオ
ペランド読み出し時、命令のベースレジスタ番号から、
直接ＳＴＯを求めることができるので、ハードウェアを
簡単化することができ、オペランドデータの読み出し時
間を短縮することができる。

また、前述した本発明の第１の実施例では、検出回路に
おける、また、第２の実施例では、空間アドレス変換バ
ッファにおける変換対の検出を、空間アドレスのみの比
較により行っているが、実際には、プログラムがディス
パッチされた後も、変換対を残しておきたい場合がある
。このような場合、本発明は、プログラムを識別するた
めのプログラム番号のようなもの、例えば、空間アドレ
ス変換テーブルの基点アドレス等を変換対の一部として
記憶し、変換対の比較に用いるようにすることができる
。

さらに、前述した本発明の２つの実施例では、空間ベー
スレジスタを変更する場合、空間アドレスとＳＴＯとの
変換対を参照して新しいＳＴＯを登録するとしたが、実
際には、変換対を消去する命令、リセット動作、割込み
等の場合があり、このような場合、本発明は、空間ベー
スレジスタに対応するＳＴＯの登録をやり直すようにす
ることができる。

［発明の効果］ 以上説明したように、本発明によれば、基点アドレスを
求めるためのハードウェア量を少なく、かつその構造を
簡単化でき、一般命令の処理負担を軽減して多重空間ア
クセスを可能とすることができ、データ処理装置の性能
の低下を小さくおさえることができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例の構成を示すブロック図
、第２図は本発明の第２の実施例の構成を示すブロック
図である。 ２．１０２・・・・・・主記憶、５・・・・・・検出回
路、６・・・・・・空間レジスタ変換機構、１１．１０
６・・・・・・汎用（Ｇ　Ｐ　Ｒ）レジスタ群、１２・
・・・・・空間（ＳＴＯＮ）レジスタ群、１８．１１４
・・・・・・基点アドレス（ＳＴｏ）　レジスタ群、２
０．１０８・・・・・・アドレス計算器、２３．１０９
・・・・・・論理アドレス変換機構、１０３・・・・・
・空間レジスタ（Ａ　Ｒ）群、１０４・・・・・・空間
アドレス変換バッファ、１０７・・・ＳＴＯ有効フラグ
群、ｉｌｌ・・・・・・空間アドレス変換機構。

Claims (1)

1. 【特許請求の範囲】 １、命令によりベースレジスタとして使用する汎用レジ
   スタと、該汎用レジスタと対応する空間レジスタとを備
   え、アドレス計算時、前記空間レジスタの内容を仮想空
   間アドレスとして、複数の仮想空間アクセスを行い、か
   つ、仮想空間アドレスから空間アドレス変換を行うこと
   により、仮想空間の実アドレス変換のための基点アドレ
   スを求め、該基点アドレスを用いて実アドレス変換を行
   う多重仮想空間アドレス方式のデータ処理装置において
   、ベースレジスタ番号により直接対応する基点アドレス
   を読み出すことのできる複数の基点アドレスレジスタと
   、空間アドレスと空間アドレス変換後の基点アドレスの
   対を記憶する手段と、与えられた空間アドレスに対し、
   空間アドレスの変換対が記憶されているか否かを検出す
   る手段とを備え、空間レジスタの内容を変更する命令の
   実行時、空間レジスタへ書き込む空間アドレスを用いて
   、前記空間アドレス変換による空間アドレスと基点アド
   レスの変換対を検索し、変換対が存在する場合、その変
   換対の基点アドレスを基点アドレスレジスタに登録する
   ことを特徴とするデータ処理装置。 ２、前記空間アドレス変換による空間アドレスと基点ア
   ドレスの変換対の検索において、変換対が存在しない場
   合、空間アドレス変換を行い、求められた基点アドレス
   を基点アドレスレジスタに登録することを特徴とする特
   許請求の範囲第１項記載のデータ処理装置。 ３、前記複数の基点アドレスレジスタの各レジスタの内
   容が有効か否かを示す有効フラグをさらに備え、前記空
   間アドレス変換による空間アドレスと基点アドレスの変
   換対の検索において、変換対が存在する場合、前記有効
   フラグを有効とし、変換対が存在しない場合、前記有効
   フラグを無効とすることを特徴とする特許請求の範囲第
   １項記載のデータ処理装置。