JPH02166810A

JPH02166810A - 中間周波数信号のデジタル検波回路

Info

Publication number: JPH02166810A
Application number: JP32297388A
Authority: JP
Inventors: Takashi Hata; 隆司畑
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1988-12-20
Filing date: 1988-12-20
Publication date: 1990-06-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、テレビジョン中間周波数信号等の種々の中間
周波数信号をデジタル検波する中間周波数信号のデジタ
ル検波回路に関する。

〔従来の技術〕

従来、例えば中間周波数信号をデジタル検波するテレビ
ジョン受像機は、特開昭６０−２５３９２号公報（ＨＯ
４Ｎ　５／４５５）に記載されているように、第５図に
示すように構成されている。

第５図において、（１）は受信アンテナ、（２＋ハチユ
ーナ、（３）はテ゛ジタル検波回路１．　＋４１　、　
（５１、（６１は音声処理回路、映像処理回路、偏向処
理回路、＋７１　、　＋８１　。

（９１、（１０は音声出力回路、映像出力回路、水平出
力回路、垂直出力回路、（Ｉｌａ）、（Ｊｉｂ）はスピ
ーカ、α力はＣ几Ｔ、口：りは偏向コイルである。

そし、て、アンテナ（１）の受信信号（以下几Ｆ信号と
いう）がチューナ（２！に入力され、選択さｔたチャン
ネルのＩｔ　Ｆ信号がアナログの中間周波数信号（以下
１ド信号という）に周波数変換されて検波回路（３）に
入力される。

この検波回路（３）は第６図に示すように、Ａ／Ｄ変換
器圓、サブサンプリング回路口９１位相検波器ＯＱ及び
電圧制御発振器（以下ＶＣＯという）α力からなり、Ｖ
ＣＯｇ″ｉ）から出力されたＩＦ信号周波数のＡ／Ｄ変
換の動作クロックにもとづき、変換器α４）がＩＦ倍信
号デジタル変換し、このデジタル出力がサブサンプリン
グ回路０９で間引かれ、ＩＦ信号中の原信号（音声信号
、映像信号）が同時にデジタル変換されて検波され、検
波データとして出力される。

なお、変換器０４）のデジタル出力にもとづき、検波器
ＯＱによってＶ　ＣＯＱｌの動作位相が制御され、変換
器０４はＩＦ倍信号ピーク振幅をデジタル変換する。

そして、サブサンプリング回路ｌ′１Ｇのデジタル出力
が各処理回路（４）〜（６）に入力され、音声処理回路
（４）のデジタル処理により、左、右音声信号が分離復
調され、その復調信号が音声出力回路（７）を介してス
ピーカ（Ｉｌａ）、（＋１ｂ）に供給される。

また、映像処理回路ｒ５１のデジタル処理により、ＲＯ
Ｂ信号が復調再生され、この信号が映像出力回路１８）
を介してＣＲＴ（１２に供給される。

さらに、偏向処理回路（６）のデジタル処理により、水
平、垂直同期パルスが抽出形成され、両同期パルスにも
とづき、水平出力回路（９）、垂直出力回路００が偏向
コイルαＪを駆動する。

〔発明が解決しようとする課題〕

ｍＪ記従来のデジタル検波回路＋３１の場合、Ａ／Ｄ変
換器０滲をＩＦ信号周波数（約４９　ＭＨｚ　）の動作
クロックで高速動作するため、回路内の寄生容量等の影
響を受けて動作が不安定になり易く、しかも、動作クロ
ックの高調波成分により、外部の他の回路に妨害を与え
る恐れがある。

そのため、回路素子に動作速度の速い高価な素子を使用
し、しかも、回路配置、シールド等を十分に考慮して形
成しなければならず、高価になるとともに設計、製造が
困難になる問題点がある。

本発明は、Ａ／Ｄ変換器の動作周波数を低くし、安価な
構成で他の回路に妨害を与えることなく安定に動作する
デジタル検波回路を提供することを目的とする。

信号のデジタル検波回路においては、１．　Ｆ信号を原
信号の搬送波のピーク振幅に比例して変化する電圧信号
に変換するアナログ演算回路と、前記電圧信号をデジタ
ル変換して検波データを出力するＡ／Ｄ変換器とを備え
、前記変換器の動作周波数を低下するという技術的手段を
講じる。

〔作用〕

以上のように構成されたデジタル検波回路の場合、ＩＦ
倍信号アナログ演算回路で原信号の搬送波の周波数で変
化する電圧信号に変換されてＡ／Ｄ変換器に入力される
ため、従来のサブサンプリング回路の間引きがデジタル
変換前に施されたのと等価になり、Ａ／Ｄ変換器の動作
周波数を従来より低くしてデジタル検波が行える。

〔実施例〕

１実施例について第１図ないし第４図を参照して以下に
説明する。

第１図において、第５図と異なる点は、アナログ演算回
路０８１　、　Ａ／Ｄ変換器０９からなるデジタル検波
回路−を設けた点である。

そして、演算回路０■は演算部（２］）と制御部器から
なり、演算部３］）は第２図に示すように、整流器（至
）。

電圧／電流変換器２４　、サンプルホールド切換用ノ２
個の切換スイッチ（至）、（至）及び２個のホールドコ
ンデンサ（ハ）、（支）、２個の放電リセットスイッチ
翰。

■からなる。

また、制御部（イ）は第３図に示すように、ＰＬＬ回路
等で形成されたアナログの基準パルス発生器ｔ３１）　
、分周器１３２ｉ、ゲート回路構成の制御パルス発生器
（３３＋からなる。

そして、チューナ＋２１から出力された第４図（ａ）の
アナログのＩＦ倍信号演算回路α８）の演算部Ｑ９．制
御部（ハ）に入力され、後段で要求される検波出力の周
波数帯域等にもとづき、原信号（音声信号、映像信号）
の搬送波のピーク振幅に比例し、で変化する電圧信号が
得られるように、演算部２１）がＩＦ倍信号一定周期の
積分加算をくり返えす。

すなわち、ＩＦ倍信号約４〇八■（Ｚ　、音声信号の搬
送波が約５　Ｍｆ（ｚであるため、制御部（イ）から出
力されるスイッチ（ハ）、（至）の共通の切換制御信号
ａ及びスイッチ翰、（至）のリセット制御信号す、ｃに
もとづき、この実施例では、音声信号の搬送波の約２倍
の周波数の電圧信号を得るように、演算部ｔ２１）がＩ
ＦＦ信号４周期ｔ１〜ｔ２　、　ｔ２〜ｔ３　、　ｔ３
〜．・・・の積分加算をくり返す。

つぎに、演算部ごり、制御部＠の具体的な動作について
説明する。

まず、演算部ｔ２Ｄにおいて、整流器（ハ）のダイオー
ドブリッジ整流等により、ＩＦＦ信号第４図（ｂ）の全
波整流電圧にＤＣクランプされて変換され、この電圧が
電圧／電流変換器＠で電流Ｉ　（ｔ）に変換され、スイ
ッチ（至）に出力される。

また、制御部−において、パフレフ発生Ｒ＃ｆ３１）が
ＩＦ伯号に同期した第４図（Ｃ）のＩＦ信号周波数の基
準パルスをアナログ形成し、このパルスが分周器３ダで
４分周され、分周器（資）からパルス発生器ｉ３：（）
に同図（ｄ）の分周パルスが出力される。

さらに、パルス発生器（３３）のゲート処理により、第
４［ン巨Ｃ）に示す切換制御信号ａ及び同図（ｆ：）　
、　（ｇ）に示すリセット制御信号す、ｃが形成されて
演算部３Ｄに出力される。

そして、切換制御信号ａによシ、スイッチ（至）。

Ｉ２ＩりがＩＦＦ信号４周期毎に、コンデンサ勾側の接
へ（ａ）とコンデンサ（ハ）側の接点（ｂ）とに相互に
逆に切換わり、スイッチ（ハ）が接点（ａ）に切換わる
ｔ１〜ｔ２　。

ｔ３〜．・・・の４周期Ｔａに、コンデンサ翰の電圧が
第４１山）に示すように上昇し、スイッチ（ハ）が接点
（ａ）に切換わるｔ２〜ｔａ　、・・・の４周期Ｔｂに
、コンデンサ（ハ）の電圧が同図（１）に示すように上
昇する。

また、リセット制御信号す、Ｃにより、４周期Ｔｂの後
半の２周期ｔ２′〜ｔａ、・・・にスイッチ翰がオンし
てコンデンサ（ハ）がリセッ）ｌ？［され、４周期Ｔａ
の後半の２周期ｔ＋’〜ｔ２．・・・にスイッチ（至）
がオンしてコンデンサ（至）がリセット放電される。

そして、ＩＦＦ信号電圧をＶｉ　（ｔ）　、コンデンサ
＠’Ｉ）。

（２ｔ）の容量、端子間電圧をＣ、Ｖｃ（ｔ）とすると
、っぎの（１）、　（２１、＋３１式が成立する。

Ｖｉ　（ｔ）　＝　Ｋｌ　ｓｉｎθ　（０４θａ、Ｋｌ
は波高値）　　・１１１式１　（ｔ）　＝　Ｋ２　Ｖｉ
（ｔ）　　　（Ｋ２は定数）　　　　　・・・＋２１式
Ｖｃ（ｔ）＝占ｆ１（ｔ）ｄｔ　　　　　　　　　　　
　　　・・・（３）式さらに、ＩＦＦ信号４周期Ｔａ　
、　Ｔｂの積分により、７１　圧ｖｃ　（Ｉハ、ｆｉ＋
　、　（２１、＋３１式から、つぎの４式となる。

＝８ＫＩＫ２　　　　（但し、・・ｔ＝θ）　　　・・
（４）式そして、チューナ（２）のＡＦＴ制御てより、
ＩＦＦ信号周波数が一定に保持されるため、各４周期’
ｒａ　、　Ｔ１１の積分後スイッチ（至）から出力され
る電圧Ｖｃ　（Ｌ）は波高１１ｉＫ＋に比例して変化し
、この変化が１ド信号の原信号の搬送波のピーク振幅の
変化にしだがって生じる。

さらに、分周Ｒ？ｚ　’３２）の分周パルスにもとづき
、コンデンサ勾、弼の各４周期Ｉｐａ、　１ｌｌｂの積
分電圧信号が変換器０１に取込まれ、ＩＦ信号周波数よ
り十分低いり・ロック周波数１例えば原信号の搬送波の
２倍のクロック周波数でデジタル変換されて検波され、
このとき、変換器ＯＩのデジタル出力が従来のサブサン
プリング回路ｎ５のデジタル出力と同様の検波データに
なる。

そして、演算回路ａ８）のアナログ演算にもとづきＩＦ
Ｆ信号周波数の低い電圧信号に変換されて変換器０（に
入力されるため、変換器０９の動作周波数が従来の変換
器０−１）より十分低くなり、高速動作する素子を用い
ることなく、検波回路−が形成される。

なお、前記実施例ではＩＦＦ信号４周期の積分加算を行
ったが、必要な検波テ゛−夕の周波数帯域等にもとづき
、積分加算周期を実施例と異ならせてもよい。

また、前記実施例ではＩＦＦ信号そのまま積分加算して
電圧信号を得るようにしたが、原信号の搬送波周波数の
信号どＩＦＦ信号の差分信号の積分加算等の種々のアナ
ログ演算を行って電圧信号を得るようにしてもよい。

そして、前記実施例ではテレビジョン受像機の周波数変
調されたＩ　Ｆ信号のデジタル検波に適用したが、種々
の変調方式で変調されたＩＦＦ信号デジタル検波に適用
できるのは勿論である。

〔発明の効果〕

本発明は以上説明したように構成されているため、以下
に記載する効果を奏する。

中間周波数信号がアナログ演算回路で原信号の搬送波の
周波数の電圧信号に変換されてＡ／Ｄ変換器に入力され
るため、従来のサブサンプフレリング回路の間引きがデ
ジタル変換前に行われたのと等価になり、Ａ／Ｄ変換器
の動作周波数を従来より低くしてデジタル検波が行え、
安価な構成で外部の他の回路に妨害を与えることなく安
定に動作するデジタル検波回路を提供することができる
。

【図面の簡単な説明】

第１図ないし第４図は本発明の中間周波数信号のデジタ
ル検波回路の１実施例を示し、８１図はブロック図、第
２図、第３図は一部の詳細なブロック図、第４図（ａ）
〜（ｉ）は動作説明用の波形図、第５図は従来のデジタ
ル検波回路を備えたテレビジョン受像機のブロック図、
第６図は第５図の一部の詳細なブロック図である。０８）・・・アナログ演算回路、αｌ・・・Ａ／Ｄ変換
器、＋２１）・・・演算部、＠・・・制御部。２３−１１３林２４−−−を凡／１１１算 −１−一しで、Ｕス曽４注目　　３２−ｍ−分ｌ老１３
３−−−利ｆｆｐｆ＋−島先式。第図２−一一千エ−す３−−−デジモル檜凌■繕４−−−　ｉ７久す！Ｕ３詩５−−−９夕きイ肩）処理ｒｉＪこ；６−６−−−爆Ｉ
？１ん理卸蒔・７−−−着戸士、７７匡１各８−−一吹に７７四賂９−−一木千′ｔ７７回坪１０−−一宴亘＝力回絡

Claims

【特許請求の範囲】

（１）アナログの中間周波数信号をＡ／Ｄ変換してデジ
タル検波する中間周波数信号のデジタル検波回路におい
て、中間周波数信号を原信号の搬送波のピークの振幅に比例
して変化する電圧信号に変換するアナログ演算回路と、前記電圧信号をデジタル変換して検波データを出力する
Ａ／Ｄ変換器とを備え、前記変換器の動作周波数を低下するようにしたことを特
徴とする中間周波数信号のデジタル検波回路。