JPH02165076A - Probe card - Google Patents
Probe cardInfo
- Publication number
- JPH02165076A JPH02165076A JP63320961A JP32096188A JPH02165076A JP H02165076 A JPH02165076 A JP H02165076A JP 63320961 A JP63320961 A JP 63320961A JP 32096188 A JP32096188 A JP 32096188A JP H02165076 A JPH02165076 A JP H02165076A
- Authority
- JP
- Japan
- Prior art keywords
- probe card
- lsi tester
- continuity
- wafer
- ground line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000523 sample Substances 0.000 title claims abstract description 34
- 230000002950 deficient Effects 0.000 abstract description 9
- 230000007812 deficiency Effects 0.000 abstract 2
- 238000001514 detection method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は導通チエツクを容易にするプローブカードに関
する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a probe card that facilitates continuity checks.
第３図に示すように従来、ＬＳＩテスタ７からプローブ
カード１ｃまで信号線が導通していることを確認するた
め、ウェハ１０の表面が導体で覆われているウェハをプ
ロービングして各信号線とグランド線が導通しているこ
とを確認することにより、ＬＳＩテスタの信号線とプロ
ーブカードＩＣの探針が導通していることを確認してい
た。８はロードボード、９はプローバである。As shown in FIG. 3, conventionally, in order to confirm that the signal lines are conductive from the LSI tester 7 to the probe card 1c, a wafer 10 whose surface is covered with a conductor is probed to connect each signal line. By checking that the ground wire was conductive, it was confirmed that the signal line of the LSI tester and the probe of the probe card IC were conductive. 8 is a load board, and 9 is a prober.
前述した従来の導通チエツクでは導通しなかった場合、
第３図かられかるように■ＬＳＩテスタ７とロードボー
ド８間の接続不良、■ロードボード８とプロー８９間の
接続不良、■プローバ９とプローブカード１０間の接続
不良、■プローブカード１ｃの探針とウェハ１０間の接
触不良、■ＬＳＩテスタ７の不良、■ロードボード８の
不良、■プローバ９の不良、■プローブカードＩＣの不
良のどれが原因であるかを判断できなかった。If the conventional continuity check described above does not result in continuity,
As shown in Figure 3, ■Poor connection between LSI tester 7 and load board 8, ■Poor connection between load board 8 and prober 89, ■Poor connection between prober 9 and probe card 10, ■Poor connection between probe card 1c. It was not possible to determine which of the following was the cause: poor contact between the probe and wafer 10, (1) defective LSI tester 7, (2) defective load board 8, (2) defective prober 9, and (2) defective probe card IC.
このため、導通不良が生じた場合、上述した９箇所を１
箇所ずつチエツクしなければならず、導通不良の場所を
捜し、導通不良をなくすために数時間を要することがあ
った。For this reason, if a continuity failure occurs, the nine locations mentioned above can be
It was necessary to check each location one by one, and it sometimes took several hours to find the location of the poor conductivity and eliminate the defective continuity.
本発明の目的は前記課題を解決したプローブカードを提
供する°ことにある。An object of the present invention is to provide a probe card that solves the above problems.
上述した従来のプローブカードに対し、本発明のプロー
ブカードは、プローブカード内のＬＳＩテスタからの信
号線とグランド線をショートさせることにより、導通不
良が生じた場合、ＬＳＩテスタからプローブカードまで
の不良か、又はプローブカードからウェハまでの不良か
をチエツクできるという相違点を有する。In contrast to the above-mentioned conventional probe card, the probe card of the present invention eliminates the failure from the LSI tester to the probe card when a continuity failure occurs due to shorting the signal line from the LSI tester in the probe card and the ground line. The difference is that it is possible to check whether there is a defect or whether there is a defect from the probe card to the wafer.
前記目的を達成するため、本発明に係るプローブカード
においては、プローブカードの信号線とグランド線をシ
ョートさせる手段を有するものである。In order to achieve the above object, the probe card according to the present invention has means for shorting the signal line and the ground line of the probe card.
次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
（実施例１） 第１図は本発明の実施例１を示す構成図である。(Example 1) FIG. 1 is a configuration diagram showing a first embodiment of the present invention.
１ａはプローブカード、２８〜２ｈ 、 ２ｒは［、Ｓ
Ｉテスタと接続するパッド（ただし、２ｂはＬＳＩテス
タのグランド線に接続される）、３８〜３ｇは探針、４
はリレー回路である。1a is the probe card, 28~2h, 2r is [, S
Pads connected to the I tester (however, 2b is connected to the ground line of the LSI tester), 38 to 3g are probes, 4
is a relay circuit.
通常、リレー回路４のリレーはオープンになっており、
パッド２ａ、２ｂ、２ｃ、２ｅ、２ｇはそれぞれ接続さ
れていない。ＬＳＩテスタとウェハ間の導通チエツタで
不良が生じた場合、パッド２ｒの電位を゛Ｈルベルにす
ることによりリレー回路４のリレーを閉じる。Normally, the relay in relay circuit 4 is open,
Pads 2a, 2b, 2c, 2e, and 2g are not connected to each other. If a failure occurs in the continuity checker between the LSI tester and the wafer, the relay of the relay circuit 4 is closed by setting the potential of the pad 2r to the "H" level.
よって、グランド線（パッド２ｂ）と信号線（パッド２
ａ、２ｃ、２ｅ、２ｇ）が接続され、導通チエツクすな
わち、信号線に電流を流し、信号線−グランド線間の電
圧を測定し導通しているかどうかをチエツクすることに
より、ＬＳＩテスタからプローブカード間の不良か、プ
ローブカードからウェハ間の不良かの区別がつく。これ
により、不良箇所の絞り込みが迅速に行え、ウェハをＬ
ＳＩテスタで検査するための準備時間を大幅に短縮でき
る。Therefore, the ground line (pad 2b) and the signal line (pad 2b)
a, 2c, 2e, 2g) are connected, conduct a continuity check, that is, run a current through the signal line, measure the voltage between the signal line and the ground line, and check whether there is continuity. It is possible to distinguish between a defect between the probe card and the wafer. This allows you to quickly narrow down the defective areas and reduce the wafer to L.
Preparation time for testing with an SI tester can be significantly reduced.
（実施例２） 第２図は本発明の実施例２を示す構成図である。(Example 2) FIG. 2 is a configuration diagram showing a second embodiment of the present invention.
１ｂはプローブカード、２１〜２ｑはＬＳＩテスタと接
続するパッド、 ３ｈ〜３＋１１は探針、５は集積回路
、６８〜６ｄはＮチャネルＭＯＳトランジスタである。1b is a probe card, 21 to 2q are pads connected to an LSI tester, 3h to 3+11 are probes, 5 is an integrated circuit, and 68 to 6d are N-channel MOS transistors.
この実施例は、信号線（パッド２ｉ、２Ｑ、２ｎ、２ｐ
）とグランド線（パッド２ｊ）を接続する手段としてＮ
チャネルＭＯＳトランジスタ６ａ〜６ｄからなる集積回
路５を用いている。パッド２にの電位を″′Ｈルベルに
すると、ＮチャネルＭＯＳトランジスタ６８〜６ｄがＯ
Ｎし、信号線（パッド２ｉ＋２１２，２ｎ＋２Ｐ）とグ
ランド１ｉＡ（パッド２ｊ）が導通する。In this embodiment, the signal lines (pads 2i, 2Q, 2n, 2p
) and the ground line (pad 2j).
An integrated circuit 5 consisting of channel MOS transistors 6a to 6d is used. When the potential on pad 2 is set to ``H level'', N channel MOS transistors 68 to 6d become O.
N, and the signal line (pads 2i+212, 2n+2P) and the ground 1iA (pad 2j) are electrically connected.
本実施例では集積回路５を用いることにより、小型化で
き、多ピンのプローブカードにも適用できるという利点
がある。By using the integrated circuit 5 in this embodiment, there is an advantage that it can be miniaturized and can be applied to a multi-pin probe card.
以上説明したように本発明のプローブカードは、プロー
ブカードの信号線とグランド線をショートさせる手段を
有することにより、ＬＳＩテスタとウェハ間の導通チエ
ツクにて不良が発生した場合、プローブカードにて信号
線とグランド線をショートさせ導通チエツクを行えば、
ＬＳＩテスタからプローブカード間の不良又はプロー
ブカードからウェハ間の不良を判別でき、これにより、
不良箇所の絞り込みが迅速に行え、ウェハをＬＳＩテス
タで検査するための準備時間を大幅に短縮できる効果が
ある。As explained above, the probe card of the present invention has a means for shorting the signal line and the ground line of the probe card, so that when a failure occurs in the continuity check between the LSI tester and the wafer, the probe card can output a signal. If you short the line and ground line and check continuity,
It is possible to determine defects between the LSI tester and the probe card or between the probe card and the wafer.
This has the effect of quickly narrowing down the defective locations and significantly shortening the preparation time for testing the wafer with an LSI tester.
第１図は本発明の実施例１を示す構成図、第２図は本発
明の実施例２を示す構成図、第３図はしＳエテスタから
ウェハまでの信号経路を示す図である。
ｌａ、ｌｂ・・・プローブカード ２８〜２ｒ・・・パ
ッド３８〜３ｇ・・・探針 ４・・・リレ
ー回路５・・・集積回路FIG. 1 is a block diagram showing a first embodiment of the present invention, FIG. 2 is a block diagram showing a second embodiment of the present invention, and FIG. 3 is a diagram showing a signal path from an S tester to a wafer. la, lb...probe card 28-2r...pad 38-3g...probe 4...relay circuit 5...integrated circuit
Claims (1)
させる手段を有することを特徴とするプローブカード。(1) A probe card characterized by having means for shorting a signal line and a ground line of the probe card.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63320961A JP2767845B2 (en) | 1988-12-20 | 1988-12-20 | Probe card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63320961A JP2767845B2 (en) | 1988-12-20 | 1988-12-20 | Probe card |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02165076A true JPH02165076A (en) | 1990-06-26 |
| JP2767845B2 JP2767845B2 (en) | 1998-06-18 |
Family
ID=18127228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63320961A Expired - Lifetime JP2767845B2 (en) | 1988-12-20 | 1988-12-20 | Probe card |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2767845B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015511004A (en) * | 2012-03-08 | 2015-04-13 | ローゼンベルガー ホーフフレクベンツテクニーク ゲーエムベーハー ウント ツェーオー カーゲー | Equipment for measuring electronic components |
| JP2016524137A (en) * | 2013-05-06 | 2016-08-12 | フォームファクター， インコーポレイテッド | Probe card assembly for testing electronic devices |
-
1988
- 1988-12-20 JP JP63320961A patent/JP2767845B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015511004A (en) * | 2012-03-08 | 2015-04-13 | ローゼンベルガー ホーフフレクベンツテクニーク ゲーエムベーハー ウント ツェーオー カーゲー | Equipment for measuring electronic components |
| JP2016524137A (en) * | 2013-05-06 | 2016-08-12 | フォームファクター， インコーポレイテッド | Probe card assembly for testing electronic devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2767845B2 (en) | 1998-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2827229B2 (en) | Semiconductor integrated circuit | |
| US7075307B1 (en) | Method and apparatus for detecting shorts on inaccessible pins using capacitive measurements | |
| JP2003531481A (en) | Method and apparatus for testing a signal path between an integrated circuit wafer and a wafer tester | |
| US20110215824A1 (en) | Operation voltage supply apparatus | |
| JP3631275B2 (en) | Semiconductor test equipment pin test circuit | |
| JPH02165076A (en) | Probe card | |
| JPH0245339B2 (en) | HANDOTAISHUSEKIKAIROSOCHI | |
| JP3202669B2 (en) | Electrical characteristics measurement method | |
| JPH0794683A (en) | Semiconductor integrated circuit device having self-diagnostic function | |
| JP2836101B2 (en) | Prober attachment board | |
| JPH0568103B2 (en) | ||
| JPH07225258A (en) | Semiconductor device | |
| JP4863786B2 (en) | Contact test apparatus and contact test method | |
| JP2730504B2 (en) | Test probe pin contact failure judgment method and in-circuit tester | |
| JPH01129432A (en) | Integrated circuit | |
| JPH07109844B2 (en) | Semiconductor integrated circuit | |
| JP3323150B2 (en) | Probe card checker | |
| JPH0541419A (en) | Estimation method of test equipment | |
| JP2963234B2 (en) | High-speed device test method | |
| KR200145298Y1 (en) | Semiconductor chip with pad for probe confirmation | |
| JPH05264676A (en) | Method and device for detecting fault | |
| JPH0121562Y2 (en) | ||
| JPS6057947A (en) | Measuring apparatus for semiconductor | |
| KR20000045873A (en) | Pad structure of semiconductor device for testing contact defect of power pin | |
| JPH0737954A (en) | Detecting device for defect in contact |