JPH02162396A - 文字パターン発生方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野４ この発明は電子計算機、ワードプロセッサ等の情報処理
システムにおいて、高品質の文字）ｆターンを高速で発
生させるのに好適な文字パターン発生方法に関するもの
である。

「従来の技術及びその解決すべき課題］従来、上述の如
き高品質の文字パターンを表示画面」二に発生させるに
は、第１０図に示すように、この文字パターンＰの輪郭
情報ＰＥを予め別のメモリに記憶させておき、この輪郭
情報ＰＥを表示メモリに書き込んだ後又は書き込みなが
ら、その内側をソフト的に塗りつふずような方法か採ら
れていた（たとえば、特公昭５３−４１０７７号公報）
。

しかしながら、このような文字パターン発生方法にあっ
ては、文字パターンＰの輪郭情報ＰＥをメモリ内に記憶
した後、このメモリ内において輪郭情報ＰＥの始点、終
点を検出し、その間を塗りつぶす必要かあった。この塗
りつぶしの過程は非常に時間かかかるため、文字パター
ン発生の高速化か図りに（い、といった課題かあった。

また、上記文字パターン発生方法では、単一点て表示さ
れるような文字パターンＰの尖鋭端においても、輪郭情
報は２ドツトて表されるようになっていた。すなわち、
輪郭の始点および終点か各１トソトで表現されていた。

このため、尖鋭端も２ドツトで表示されることとなり、
鈍って表示されるといった課題があった。

さらに、この輪郭情報ＰＥを作成する側にとっては、文
字を構成する各基本ストローク（漢字でいえば各々の画
）の隣接、重複部においてこの部分をいわば中抜き状態
にして輪郭情報を作成せねばならず、手間がかかるとい
った課題があった。

このような課題を解決するために、本出願人は、先に特
願昭６３−２４８２２号において、各画素あたり２ビッ
トの容量をもつ記憶手段の中に、文字の輪郭に対応する
文字情報を格納しておき、塗りつぶしを必要とせず、か
つ単一点がそのまま１ドツトとして表示される文字パタ
ーン発生方法を提案した。この提案は、また、基本スト
ロークの交差部内部を中抜きにする必要のない方法も提
供している。

しかしながら、この方法ては、１画素あたり２ビットの
記憶手段が必要であり、その容量が大きいといった課題
があった。

この発明は、上記事情に鑑みてなされたもので、記憶手
段の容量が上記提案の半分（１画素あたり１ビット）で
済む文字パターン発生方法を提供することを目的とする
。

また、」二記提案と同様に、文字パターンを高速に表示
・処理できると共に拡大表示、縮小表示か任意に行え、
かつ、文字パターンの尖鋭端をシャープに表示でき、あ
るいは記憶すべき文字情報の作成が容易な文字パターン
発生方法の実現を目的としている。

１課題を解決するための手段」 」二記課題を解決するために、この発明は、画面の各画
素に対応して１画素あたり１ビ、トの文字情報を、表示
文字の輪郭を示す情報として表示メモリ内に記憶してお
き、該表示メモリ内に記憶された文字情報を順次読み出
し、この文字情報に基づいて表示文字パターンに対応す
るドツトデータを発生して文字表示させる文字パターン
発生方法において、 前記画面の表示ラインとその上のラインの各一部の画素
に関するデータをバッファデータとじて記憶するライン
バッファを設け、 前記表示メモリから表示画素に対応する文字情報を読み
出す過程と、 前記ラインバッファから前記表示ラインおよび上のライ
ンに関するバッファデータを読み出す過程と、 前記表示画素に対応する文字情報と、前記各ラインに関
するバッファデータとに一定の論理演算を施し、画素デ
ータをつくりだす過程と該画素データを前記ラインバッ
ファに書き込む過程と を有することを特徴とする。

また、画面の各画素に対応して１画素あたり１ビットの
文字情報を、表示文字の輪郭を示す情報として表示メモ
リ内に記憶しておき、該表示メモリ内に記憶された文字
情報を順次読み出し、この文字情報に基づいて表示文字
パターンに対応するドツトデータを発生して文字表示さ
せる文字パターン発生方法において、 前記画面の１ライン分のｍ個の各画素について、該画素
と直ぐ上の画素との関係を示す上バッファデータおよび
該画素と直ぐ左隣の画素との関係を示す左バッファデー
タを記憶するラインバッファを設け、 前記表示メモリから第ｎ＠目の画素（ｎ−１〜ｍ）に対
応する文字情報を読み出す過程と、前記ラインバッファ
の第ｎ番目のデータを上バッファデータとして読み出す
過程と、 前記ラインバッファの第ｎ−１番目のデータを左バッフ
ァデータとして読み出す過程と、前記第ｎ番目の画素に
対応する文字情報と、上バッファデータと、左バッファ
データとに一定の論理演算を施し、第ｎ番目の画素デー
タをつくりだす過程と 該画素データによって画素表示する過程と、該画素デー
タを前記ラインバッファの第ｎ−１番目のデータとして
書き込んで前記左バッファデータを更新する過程と を有することを特徴とする。

「作用」 この発明では、１画素あたり１ビットの文字情報を対応
させ、かつラインバッファに表示画素の上と左側の画素
データを記憶させ、これらのデータ（バッファデータ）
と表示画素の文字情報とから、表示画素か、文字パター
ンの始点、終点、内部の塗りつぶし点、あるいはそれ以
外の点のいずれであるかを決定している。

したがって、文字情報を記憶する表示メモリの容量が、
上記先願の文字パターン発生方法の半分で済む。また、
従来の文字パターン発生方法のように表示メモリ内にお
いて輪郭情報の内側を塗りつぶすといった繁雑な処理が
不必要となり、容易かつ迅速に文字パターンを発生させ
ることができる。

「実施例」 以下、図面を参照してこの発明の実施例について説明す
る。

まず、第１図〜第４図を参照して発明の原理について説
明する。

第１図は、画面１上に表示された文字２と、この文字上
を走る走査線３、およびこれらとラインバッファ４との
関係を示す図である。実際の装置においては、第２図に
示すように、ラインバッファ４は１つてあり、１ライン
の各画素あたり２ビットのデータを記憶するようになっ
ているか、この図では、説明を簡単にするために、２つ
のラインバッファに分けて示している。つまり、第２図
の右側の部分４Ｕ（ｎ−ｍの部分）か第１図（ａ）に、
第２図の左側の部分４Ｌ（１〜ｎ−１の部分）が第１図
（Ｃ）に対応している。

ラインバッファ４の各２ビットは、１９４７分のｍ個の
画素と文字の輪郭と位置関係を示す値をバッファデータ
として記憶するものてあり、その値と位置関係は次の通
りである。

０　・・・輪郭外の領域（たとえば白の部分）１・・・
輪郭内の領域（たとえば黒の部分）２　　輪郭の始点 ３・　輪郭の終点 第１図に示す前回の表示走査線３ａに対応する上バッフ
ァデータＵ（同図（ａ））、および現在の表示走査線３
ｂに対応する左バッファデータＬ（同図（Ｃ））の内容
は、これらのバッファデータの一例を示すものである。

これらのバッファデータＵ、Ｌを見ると、文字の輪郭の
始点て′２”終点で“”３”、その間で”ビ、背景で“
０“′という値をとっている。なお、これらのバッファ
データの詳細は後述する。

一方、表示文字に関する情報（文字情報Ｒ）は、１画素
あたり１ビットて、表示メモリに記憶されている。この
文字情報は、文字の輪郭上てｌ″他の部分で“Ｏ“とな
っている。第１図に示す文字情報（入力データ）Ｒは、
現在の走査線３ｂに対応するもので、文字の輪郭の上で
゛１パとなっている。

上記バッファデータと、文字情報から、表示する画素の
データを決定する。

第２図〜第４図は、この決定方法を説明するための図で
ある。

まず、第２図は、ｎ番目の画素データＣの発生方法の概
要を示すものである。ラインバッファ４は、１〜ｎ−１
番目のデータ（左バッファデータし）を記憶する左部４
　Ｌと、ｎ−ｍ番目のデータ（上バッファデータＵ）を
記憶する右部４Ｕとに分けられる。そして、第ｎ番目の
画素データＣは、ｎ番目の」ニハッファデータＵと、ｎ
−］番目の左バッファデータＬと、表示メモリから読み
出されたｎ番目の文字情報Ｒとからつくられる。また、
つくられたｎ番目の画素データは、新たな左バッファデ
ータとしてラインハソファ４のｎ番目の位置（ｎ−１番
地）に書き込まれ、次の走査線の上ハ・、ファデータＵ
となる。ｎ番目の画素か終了すると、ｗ＋１番目以降の
画素につき土と同様の処理か順次行われる。

１３図は　Ｊ：　バッファデータＵ１左バッファデータ
し、および文字情報Ｒから画素データＣを決定するため
の真理値表である。たとえば、文字情報Ｒが０゛の場合
、上と左の画素がともに輪郭の内部（Ｕ＝Ｌ−”ビ）な
らば、この画素も輪郭の内部（Ｃ−“１”）に位置し、
」二と左の画素かともに輪郭の外部（Ｕ＝Ｌ−”０”　
）にあれば、この画素も輪郭の外部（Ｃ−“０°゛）に
位置することは明らかである。以下、各状態につき検討
する。

まず、文字情報Ｒが“１”′の場合を考える。この場合
、上バッファデータＵの値にかかわりなく、左バッファ
データＬによって画素データＣが決定される。

まず、第４図の画素Ｐ１のように、左バッファデータＬ
が“θ′′　（外部）で文字情報Ｒが“°１゛′の場合
、この画素Ｐ１は輪郭の始点となるから、その画素デー
タＣの値は°”２”（始点）となる。

一方、画素Ｐ２．Ｐ３のように、左バッファデータＩ−
か“１”（内部）、または“２″　（始点）て、文字情
報Ｒが”　１　”の場合、画素Ｐ２．Ｐ３は輪郭の終点
となるから、これらの画素の画素データＣの値は’３”
（終点）となる。さらに、画素Ｐ４のように、左バッフ
ァデータＩ７が“３°゛であり、文字情報Ｒか１゛の場
合は、ドツト表示を継続することを示しており、その画
素データＣも“３′。

とする。なお、値“３パにはこのような場合も含まれる
ので、以後、値°°３′”は終点等とよふ。

次に、文字情報Ｒか°°０゛で、上バッファデータＵが
３′”　（終点等）の場合を考える。

まず、第４図の画素Ｐ５のように、上バッファデータＵ
か“３″、左バッファデータしか“１゛′の場合は、そ
のまま輪郭の内部に位置することとなるから、画素デー
タＣは１′”となる。一方、」１　ハ’ｙファデータＵ
か”３”で、かつ左バッファデータＬが“°２゛のとき
は、２つの場合に別れる。

第１は、第４図には見当たらないか、左上の画素（すな
わち左バッファデータＩ、の直＜上の画素）が“Ｏ″　
　“２″　　“３パの場合（画素Ｐ６とする）である。

このような場合、左バッファデータしか始点であること
から、画素Ｐ６も内部に位置すると考えて、画素データ
Ｃは“１パとする。第２は、例外的な場合であり、画素
Ｐ１８のように左上の画素データが”　］　”のときで
ある。この場合は、上の画素か輪郭の終点等の場合だか
ら、左画素を単一点とみなし、画素ＰＩ８のバッファデ
ータＣは、“０”であるものとする。また、画素Ｐ７の
ように、上バッファデータＵが３°′で、左バッファデ
ータも“３゛の場合は、左隣の画素か輪郭の終点等とな
っていることから、画素Ｐ７のバッファデータＣの値は
０″となる。

次に、文字情報Ｒが０°′で、上バッファデータＵがパ
２°“の場合を考える。

第４図の画素Ｐ９のように、上バッファデータＵか“２
″′　（始点）で左バッファデータが“２“の場合、あ
るいは画素ＰＩＯのように、上バッファデータが“２゛
て左バッファデータか“３゛′の場合、これらの画素Ｐ
９およびＰＩＯは、輪郭の内部にあるものと考えられる
から、その画素データＣは１”°となる。また、上バッ
ファデータＵか°゛２°”、かつ左バッファデータＬか
′１°”に該当する画素Ｐ８は、第４図には見当たらな
いが、文字情報Ｒか“０°′て、かつ左バッファデータ
Ｌが“’１”（内部）であるから、画素Ｐ８も輪郭の内
部にあると考えられる。よって画素Ｐ８のバッファデー
タＣは“１”となる。

次いて、文字情報Ｒが０”で、上バッファデータＵか°
°１゛の場合を考える。

画素Ｐ１．１．Ｐ１２のように、左バッファデータりか
′１”または“２゛ならば、これらの画素か輪郭の内部
に位置することは明らかである。したかって、画素ｐＨ
，Ｐｌ、２の画素データＣは“Ｆ′となる。また、画素
Ｐ１３のように、上バッファデータＵか”　１　”で左
バッファデータＩ、か“３″の場合、すく上の画素か輪
郭の内部にあること、および文字情報Ｒが“０゛である
ことから、画素Ｐ１３も輪郭の内部にあると考えられる
。よって、そのバッファデータＣは“ｌ“となる。

次に、文字情報Ｒか“０”で、かつ上バッファデータＵ
も“０”の場合を考える。

第４図の画素Ｐ１５のように、上バッファデータＵか’
ｏ”、左バッファデータＬか“’２”、文字情報Ｒか°
°０”の場合、この画素Ｐ１５の左画素は単一点となる
。よって、画素Ｐ１５のバッフ１データＣは“０°゛と
なる。また、画素Ｐ１６のように、上バッファデータＵ
か”　ｏ　”で、左バッファデータＩ、か３゛の場合、
画素Ｐ１６の左画素か輪郭の終点になっている。したが
って、画素Ｐ１６のバッファデータＣは“０゛となる。

さらに、上バッフ１データＵか０”、左バッファデータ
しか“１゛′、文字情報Ｒか°′０”に相当する画素Ｐ
Ｌ４は第４図には示されていないか、すぐ上の画素が輪
郭の外に位置することから、画素Ｐ１４のバッファデー
タＣも“０″とする。すなわち、すぐ上の画素が背景（
白）の場合は、文字情報Ｒが′０°゛ならば、左バッフ
ァデータＬの値にかかわらず、現在の画素も背景となる
。こうして、上バッファデータＵの値か“０゛°の場合
は、左バ。

ファデータＬの値に関係なく（輪郭が閉じていな（でも
）、画素データＣを０゛′とする。

次に、第４図の画素Ｐ１７のように、文字情報Ｒ，左バ
ッファテー夕しかともに０°“の場合、画素データＣは
左バッファデータＬと同一のはずである。したかって、
上バッファデータＵに関係なく、画素データＣはＯ”′
となる。

こうして得られた画素データＣの値がＯ′”ならば背景
（たとえば白）、“１パ〜“３゛ならば輪郭あるいはそ
の内部（たとえば黒）としてモニタに表示される。

以上がこの発明の原理である。次に、この発明の方法を
適用した文字表示装置を説明する。

第５図は、この発明の方法を適用した文字表示装置の全
体構成を示すブロック図１ある。

この図において、符号１１は中央処理装置（ＣＰＵ）、
符号１２は表示コントローラ、符号１３は表示パターン
修飾回路、符号１４はＣＲＴ等の画面表示用モニタであ
る。表示コントローラ１２には、文字パターン発生用の
文字情報か記憶された表示メモリ装置１５か接続されて
いる。

次に、上述した回路各部の構成についてより詳細に説明
する。なお、この実施例では表示パターン修飾回路１３
および表示メモリ装置１５以外の各部については周知で
あるので、これらの細部についての図示、説明は共に省
略する。

まず、表示メモリ１５は、１画素あたり１ビットの容量
をもち、文字パターンの輪郭を文字情報として記憶する
ものであるか、その詳細は後述する。

一方、表示パターン修飾回路１３は、第６図に示す構成
となっている。

図において、４は上述したラインバッファである。ライ
ンバッファ４は、ｌ走査線の画素数ｍと同一のアドレス
を有し、各アドレスは２ビットからなっている。つまり
、ラインバッファ４の容量は、２ｍビットである。ライ
ンバッファ４は、２ビットの書き込みデータ端ＷＱ、Ｗ
ｌと、２ビットの読み出しデータ端ＲＯ，Ｒ１と、書き
込みクロック端ＷＣＫと、読み出しクロック端ＲＣＫと
、アドレスクリア端ＡＣとをもっている。そして、走査
線上で、第１．２，３．　　・・・ｍ番目の画素に対応
するデータが、第０．１．２　・・−ｍ−１番地にそれ
ぞれ格納されている。

上記ラインバッファ４の読み出しデータ端ＲＱ。

Ｒ１から第ｎ番地のデータ、すなわち第ｎ＋１番目のデ
ータが出力されているものとする。このデータは、２ビ
ットのＤフリップフロップ２１のデータ入力端ＤＱ、Ｄ
Ｉに供給される。Ｄフリップフロップ２１のクロック端
には、読み出しクロックＲＣＫが供給され、Ｄフリップ
フロップ２１に供給されたデータは、■クロック分遅延
されるようになっている。よって、その出力端ＱＯ，Ｑ
ｌからは、第ｎ番目のデータ（第ｎ−］番地のデータ）
か出力される。これか、」二連した上ハ、ファデータＵ
に相当するものであり、この」上バッファデータＵかロ
ジックケート２２に供給される。

ロジックゲート２２には、上述した文字情報Ｒ１上バッ
ファデータＵ１および左バッファデータＬが供給される
。ここで、上バッファデータＵは上述したように、ライ
ンバッファ４の第ｎ−１番地から読み出した第ｎ番目の
情報であり、左バッファデータＩ、はその左隣の情報、
すなわち直前に表示した画素データである。また、文字
情報Ｒは、表示メモリ１５上の現画素、すなわち現走査
線の第ｎ番目の情報である（第２図参照）。

これらの情報Ｕ、ＬおよびＲから、第３図の真理値表に
基づいて画素データＣ（第ｎ番目の画素データ）が求め
られ、ロジックゲート２２の出力端ＱＯ，Ｑ１から、２
ビットの信号Ｃｏ、Ｃ１が出力される。これらの信号Ｃ
ｏ、Ｃ１は、３ビットのＤフリップフロップ２３のデー
タ入力端ＤＯ。

Ｄｌにそれぞれ供給される。なお、Ｄフリップフロップ
２３のデータ入力端Ｄ２には、アンドゲート２６の出力
が供給されている。このアンドゲート２６は、Ｄフリッ
プフロップ２１の出力Ｕの値が“’１”（つまり、ＵＯ
−“１゛かつＵｌ−“０°′）のときに“１パを出力す
るもので、第４図の画素Ｐ　１．８に対応する処理を行
うための回路である。

Ｄフリップフロップ２３のクロック端には、ドツトクロ
ックＤＣＫが供給され、第ｎ番目の画素データＣを１ク
ロック分遅延する。言い換えれば、Ｄフリップフロップ
２３からは、第ｎ−１番目の画素データが左バッファデ
ータＬ　（ＬＯ，Ｌｌ）として出力される。

この第ｎ−１番目の左バッファデータＩ、は、オアゲー
ト２４に入力され、信号ＬＯ，ＬＬの論理和がドツトデ
ータＤＤとしてオアゲート２４から出力され、モニタ１
４に供給される。

上記第ｎ−１番目の左バッファデータしは、上述したよ
うに、ロジックゲート２２にフィードバックされるとと
もに、ラインバッファ４のデータライト端ＷＱ、Ｗｌに
供給され、ラインバッファ４の第ｎ−２番地に書き込ま
れる。これが、次の走査線表示時の上バッファデータＵ
を構成する。Ｄフリップフロップ２３のクリア端ＣＬに
はオアゲート２５から水平同期信号ＨＳ　Ｙ　Ｎと垂直
同期信号ＶＳＹＮの論理和信号か供給されている。よっ
て、Ｄフリップフロップ２３は、これらの同期信号によ
ってクリアされる。

第７図は、ラインバッファ４の構成を示すブロック図で
ある。ラインバッファ４は、デュアルポートメモリ４Ａ
と、読み出しアドレスカウンタ４Ｂと、書き込みアドレ
スカウンタ４Ｃとから構成されている。

デュアルポートメモリ４八は、書き込み／読み出しを独
立して別々の番地で並行して実行できるメモリで、その
書き込みデータ端ＷＤＯ，ＷＤＩ、読み出しデータ端Ｒ
ＤＯ，ＲＤＩは、ラインバラファ４の書き込みデータ端
ＷＱ、Ｗｌ、読み出しデータ端ＲＯ，Ｒ１にそれぞれ接
続されている。

デュアルポートメモリ４Ａの読み出し番地は、読み出し
アドレスカウンタ４Ｂによって指定される。

このアドレスカウンタ４Ｂは、アドレスクリア端ＡＣに
供給される水平同期信号Ｈ３ＹＨによってクリアされ、
読み出しクロックＲＣＫによってインクリメントされる
ようになっている。同様に、デュアルポートメモリ４Ａ
の書き込み番地は、書き込みアドレスカウンタ４Ｃによ
って指定される。

この書き込みアドレスカウンタ４Ｃも、水平同期信号Ｈ
８ＹＮによってクリアされ、書き込みクロックＷＣＫに
よってインクリメントされる。

第８図は、上述したロジックケート２２の構成を示す回
路図である。

第３図の真理値表をみると、画素データＣの上位ヒツト
Ｃ１は、文字情報Ｒに一致していることか分かる。した
がって、文字情報Ｒを非反転回路３１に通し、その出力
を上位ビットＣ１とすればよい。

次に、画素データＣの下位ビットＣＯを考える。

下位ビットＣＯか１”になるのは、文字情報Ｒか“Ｏ゛
の場合は、左バッファデータＬ１および上バッファデー
タＵの値かともに°“１゛〜“３″の場合に限られてい
る。たたし、上バッファデータＵと左バッファデータＬ
の各個がともに“３゛。

の場合は、例外的に°°０″となる（画素Ｐ７対応）。

また、前述したように、画素Ｐ１８のように、上バッフ
ァデータＵの値か“３”、左バッファデータＬの値か“
２°′でも、左上の画素のバッファデータが“′１゛の
場合は、やはり例外的に０“となる。一方、文字情報Ｒ
かｌ′”の場合には、左バッファデータＬの値が１°′
、“’２”、　　“３′′の場合に、下位ビットＣＯが
“１′”となる。

これらの事実から、下位ビットＣＯは、次のようにして
求めることがてきる。まず、左バッファデータＬの２ビ
ットＬＯ，Ｌｌの論理和をとるオアゲート３２と、上バ
ッファデータＵの２ビット００、Ｕｌの論理和をとるオ
アゲート３３とを設け、その出力をアンドケート３５に
入力する。これによって、上バッファデータＵおよび左
バッファデータがともに“１“〜“３゛のとき１　”を
出力する回路ができる。

この回路では、上述した例外的に″０゛となる場合でも
“１°“を出力してしまう。そこで、上バッファデータ
Ｕの２ビットＵ０，０１と、左バッファデータＬの上位
ピッ）　Ｌ　ｌと、文字情報Ｒの反転信号と、左バッフ
ァデータＬの下位ビットＬＯおよび左上のバッファデー
タＵｐの論理和とのナンドをとるナントゲート３４を設
け、その出力によって、アンドゲート３５の出力を抑え
、上述した例外的に“Ｏ′°となる条件を満足させる。

こうしてアンドケート３５からは文字情報Ｒが′０゛′
のときの下位ビットＣＯか得られる。なお、インバータ
３８は、文字情報Ｒの反転信号を出力するもの、オアゲ
ート３９は左バッファデータＬの下位ビットＬＯと左上
バッファデータＵｐとの論理和をとる回路である。

一方、文字情報Ｒが“１゛°の場合は、この情報Ｒとオ
アケート３２の出力の論理積をとればよい。

アンドケート３６は、これを実行するものである。

最後に、オアケート３７によって、アンドゲート３５と
アンドケート３６の出力の論理和をとれば、これか求め
るべき下位ビットＣＯである。

次に、上記構成によるこの装置の動作について説明する
。

（ａ）文字情報設定 この装置では、上述の如く表示メモリ装置１５内に表示
すべき文字パターンの情報か予め記憶されている。この
文字情報Ｒは、モニタ１４側の解像度及び文字パターン
の大小により占有する領域も異なってくるか、以下、説
明簡略化のため、第１図に示す文字１字分の文字情報を
設定する場合について説明する。

表示メモリ装置１５は、第１図に示すように、モニタ１
４の走査方向に向って文字の輪郭の始点および終点に対
応するビットのみ１”′とされ、それ以外のビットは“
Ｏ′”となっている。さらに、文字の輪郭の尖鋭端のよ
うに、表示メモリ装置１５上にて１ドツト分しか占有し
ない部分（単一点）においては、そのビットのみが“１
″となっている。

（ｂ）文字パターン発生 ＣＰＩＪＩＩから文字パターンの発生か指令されると、
表示コントローラ１２は、表示メモリ装置１５内から文
字情報Ｒを読み出す。この文字情報Ｒは、そのまま表示
パターン修飾回路１３に供給される。

表示パターン修飾回路１３では、第９図に示すタイミン
グで、表示データを形成する。この図で、読み出しクロ
ックＲＣＫ、　　ドツトクロックＤＣＫ。

および書き込みクロックＷＣＫは、■クロックずつ順次
遅れて出力されるもので、これらのクロックの１走査線
あたりの数は、いずれもｍ個で同一である。また、図中
、１から始まる番号１，２゜・・ｍ−１，ｍは、走査線
上の画素番号を示すものであり、Ｏから始まる番号０．
１．２　　・・ｍｌは、ラインバッファ４の番地を示ず
ものである。

まず、時刻ｔｏに、水平同期信号Ｈ８ＹＮが入力される
と、ラインバッファ４の読み出しアドレスカウンタ４Ｂ
と書き込みアドレスカウンタ４Ｃかクリアされ零となる
（第９図の（ａ）、（ｅ）（ｋ）参照）。また、Ｄフリ
ップフロップ２３がクリアされ、その出力か“０″とな
る。なお、ラインバッファ４の初期化は、垂直同期の期
間中にＤフリップフロップ２３を強制的にクリアし、そ
の“０″出力ＬＯ，Ｌｌをラインバッファ４に書き込む
ことで行われる。あるいは、垂直帰線期間中、文字情報
Ｒを０″とすることでも初期化できる。これは、文字情
報Ｒ１左バッファデータＩ。

かともにパ０゛のとき、」ニハノファデータＵの値に関
係なく、画素データＣも“０゛となるからである。

続いて、時刻ｔ１にデイスプレィタイミング信号ＤＴＭ
が“１“°レベルに立ち上かると、表示メモリ装置１５
から、この走査線の第１画素の文字情報Ｒか読み出され
、ロンツクケート２２に供給される（同図（ｂ）、（Ｃ
）’）。同時に、読み出しクロックＲＣＫか出力され、
その立ぢ上がりでラインバッファ４の０番地の内容かＤ
フリップフロップ２１に取り込まれる。また、読み出し
アドレスカウンタ４Ｂかインクリメントされて１番地を
指示する（同図（ｄ）、（ｅ）、（ｆ）、（ｇ）参照）
。このときＤフリップフロップ２３の各出力は、“Ｏ゛
レベル保たれる。ドツトクロックＤＣＫがまだ出力され
ないからである。

よって、ロジックケート２２には、ラインバッファ４の
０番地からの上バッファデータＵと、第１番目の文字情
報Ｒと、値が″０゛′の左バッファデータＬとが供給さ
れ、これから画素データＣが演算されて出力される。

続いて、時刻ｔ２には、表示メモリ装置１５から第２番
目の文字情報Ｒか読み出され、ロジックケート２２に供
給される（同図（Ｃ））。同時に、読み出しクロックＲ
ＣＫとドツトクロックＤＣＫが出力される（同図（ｄ）
、　　（ｈ））。ドツトクロックＤＣＫがＤフリップフ
ロップ２３に供給されると、ロジックゲート２２から出
力されている１番目の画素データＣがＤフリップフロッ
プ２３に取り込まれる（同図（ｉ））。取り込まれた画
素データは、左バッファデータＬとしてロジックゲート
２２に供給されるとともに、オアゲート２４に供給され
る。オアケート２４は、この画素データを、第１番目の
画素のドツトデータＤＤとしてモニタ１４に転送する。

また、この時刻ｔ２に読み出しクロックＲＣＫかＤフリ
ップフロップ２１に供給されると、ラインバッファ４の
１番地の内容（第２番目のデータ）かＤフリップフロッ
プ２１に取り込まれる（同図（ｇ））。また、読み出し
アドレスカウンタ４Ｂがインクリメントされて２番地を
指しく同図（ｅ））、２番地の内容かラインバッファ４
から出力される（同図（ｆ））。この結果、ラインバッ
ファ４の１番地からの」ニバノファデータＵと、第１番
目の画素データからなる左バッファデータ■７と、第２
番目の文字情報Ｒとかロジックケート２２に供給され、
これらから第２番目の画素データＣがっ（られる。

時刻巨３には、表示メモリ装置１５から第３番目の文字
情報Ｒが読み出され、ロジックケート２２に供給される
（同図（Ｃ））。また、書き込みりロックＷＣＫ、　　
ドツトクロツタＤＣＫ、および読み出しクロックＲＣＫ
とが出力される（同図（ｄ）（ｈ）、（ｊ））。

書き込みクロックＷＣＫがラインバッファ４に供給され
ると、このときの左バッファデータし、すなわち第１番
目の画素データがラインバッファ４の０番地に書き込ま
れる。また、書き込みカウンタ４Ｃがインクリメントさ
れて、ラインバッファ４への書き込みアドレスが１番地
となる（同図（ｋ））。この書き込みデータは、次の走
査線における上バッファデータＵとなるものである。

また、この時刻ｔ３に、ドツトクロックＤＣＫかＤフリ
ップフロップ２３に供給されると、ロジ、。

クゲート２２から出力されている第２番目の画素データ
ＣがＤフリップフロップ２３に取り込まれる（同図（ｉ
））。取り込まれた画素データは、左バッファデータＬ
としてロジックゲート２２に供給されるとともに、オア
ゲート２４に供給される。オアゲート２４は、この画素
データを、第２番目の画素のドツトデータＤＤとしてモ
ニタ１４に供給する。

さらに、この時刻ｔ３に、読み出しクロックＲＣＫかＤ
フリップフロップ２１に供給されると、ラインバッファ
４の２番地の内容（３番目のデータ）かＤフリップフロ
ップ２１に取り込まれる（同図（ｇ））。また、読み出
しアドレスカウンタ４Ｂかインクリメントされて３番地
を指しく同図（ｅ））、３番地の内容（４番目のデータ
）かラインバッファ４から出力される（同図（ｆ））。

この結果、ラインバッファ４の３番目（２番地）の上バ
ッファデータＵと、２番目の画素データからなる左バッ
フ１データＬと、３番目の文字情報Ｒとがロジックゲー
ト２２に供給され、これらから第３番目の画素データＣ
がつくられる。

さらに、時刻ｔ４ても同様の動作が行われ、表示メモリ
装置１５からは第４番目の画素の文字情報Ｒが読み出さ
れる。また、Ｄフリップフロップ２１には第４番目のデ
ータ（ラインバッファ４の３番地の内容）が取り込まれ
る一方、Ｄフリップフロップ２３には第３番目の画素デ
ータＣが取り込まれる。そして、この第３番目の画素の
ドツトデータＤＤがオアゲート２４から出力される。ま
た、この第３番目の画素を左バッファデータＩ、とし、
第４番目のデータを上バッファデータＵとして、これら
と第４番目の文字情報Ｒとから第４番目の画素データＣ
がつくられ、ロジックゲート２２から出力される。さら
に、左バッファデータＬ１すなわち第３番目の画素デー
タがラインバッファ４の２番地に格納される。

以下、同様の動作が続けられる。やがて、時刻ｔｍに本
走査線上の最後の文字情報、つまり第ｍ番目の画素の文
字情報Ｒが表示メモリ装置１５から読み出され、これか
ロジックゲート２２に供給される。このとき、書き込み
クロックＷＣＫによって、第ｍ　−２番目の画素データ
か、ラインバッファ４のｍ−３番地に書き込まれる（同
図（ｊ））。

この後、書き込みアドレスカウンタ４Ｃがインクリメン
トされてｍ−２番地を指す（同図（ｋ））。

また、ドツトクロックＤＣＫによって第ｍ−１番目の画
素データＣがＤフリップフロ・ツブ２３に取り込まれる
（同図（ｈ）、（ｉ））。この画素データは、左バッフ
１データＬとしてロジックゲート２２に供給されるとと
もに、ラインバッファ４とオアゲート２４とに供給され
、オアケート２４から第ｍ−１番目の画素のドツトデー
タＤＤとして出力され、モニタ１４に転送される。

さらに、読み出しクロックＲＣＫによって、第ｍ番目の
データ（ラインバッファ４のｍ−１番地のデータ）かＤ
フリップフロップ２１に取り込まれる（同図（ｇ））。

また、このクロックＲＣＫによって、読み出しアドレス
カウンタ４Ｂがインクリメントされてｍ番地を指す（同
図（ｇ））。

時刻ｔｍ＋１にも同様に、書き込みクロックＷＣＫによ
って第ｍ−１番目の画素データかラインバッファ４のｍ
＝２番地に書き込まれる（同図（ｊ））。

この後、書き込みアドレスカウンタ４Ｃかインクリメン
トされてｍ−］番地を指す（同図（ｋ））。

また、ドツトクロックＤＣＫによって、第ｍ番目の画素
データＣがＤフリップフロップ２３に取り込まれる（同
図（ｈ）、（ｉ））。この画素デー夕は、左バッファデ
ータＬとしてロジックゲート２２に供給されるとともに
、ラインバッファ４とオアゲート２４とに供給され、オ
アゲート２４から第ｍ番目の画素のドツトデータＤＤと
して出力され、モニタ１４に転送される。

しかしながら、この時刻ｔｍ＋１には、読み出しクロッ
クＲＣＫは出力されない。したがって、Ｄフリップフロ
ップ２１とラインバッファ４の読み出しアドレスは、時
刻ｔｍのときと同じである。

最後に、時刻ｔｍ＋２のときには、書き込みクロックＷ
ＣＫが出力され、ラインバッファ４の書き込み端に供給
されていた第ｍ番目の画素かラインバッファ４のｍ−１
番地に書き込まれ、書き込み終了後、書き込みアドレス
カウンタ４Ｃがインクリメントされてｍ番地を指す。

このようにして、■走査線分の表示が行われる。

以下、同様にして、モニタ１４にドツトデータＤＤが供
給されることで、モニタ１４上に文字パターンが表示さ
れる。

なお、上記実施例では、直ぐ上の画素に関するデータ（
上バッファデータ）と直ぐ左隣の画素に関するデータ（
左バッファデータ）とから、表示画素データを作成する
ようにしたが、これに限定されるものではない。さらに
多くの周辺画素の状態を記憶しておき、これらに基づい
て表示画素データを作成するようにしてもよい。

「発明の効果」 以上詳細に説明したように、この発明によれば、表示画
面の１画素あたりｌビットの容量をもつ表示メモリと、
１行分のラインバッファとを設け、文字パターンの輪郭
を表示メモリに文字情報として記憶させておき、この文
字情報とラインハ、ファ内のバッファデータとから、画
素データ（ドツトデータ）を生成し、これをモニタに供
給して文字表示するようにしたので、上記従来の文字パ
ターン発生方法の如く表示用メモリ内において輪郭情報
内を塗りつぶずことなく文字パターンを発生さぜること
かてきる。これにより、表示メモリへ文字パターンを高
速に書き込むことが可能となり、高品質文字の高速処理
か実現される。

また、表示メモリの容量が表示面の画素数と等しいビッ
ト数で済むから、メモリ容量の節約を図ることができる
。

さらに、尖鋭端等の単一点部分を明確に表示できるから
、上記従来の文字パターン発生方法と異なり、文字パタ
ーン中の尖鋭端等単一点部分をシャープに表示すること
ができる。さらに言えば、文字パターンを縮小表示する
ような場合においても、」二連の如く単一点表示が可能
であるから、文字の品質が劣化するようなことがない。

すなわち、大きな高品質文字パターンをもとに縮小表示
すべく処理すると、パターンの場所によってはその幅か
１ドツトとなってしまう所が発生する。このような場合
でも、この発明は単一点表示が可能であるから、上記従
来の文字パターン発生方法と異なり、文字の一部かかす
れたり、あるいは消滅したりすることがない。

【図面の簡単な説明】

第１図は表示画面上の表示文字と、この文字の文字情報
とバッファデータとの関係を示す概念図、第２図はライ
ンバッファ４の使用法を説明するための図、第３図は画
素データＣを得るための真理値表を示す図、第４図は表
示画素の表示例を示す図、第５図はこの発明の方法を適
用した一実施例による文字表示装置の全体構成を示すブ
ロック図、第６図は同実施例の表示パターン修飾回路１
３の構成を示すブロック図、第７図は同表示パターン修
飾回路Ｘ３内のラインバッファ４の構成を示すブロック
図、第８図は上記表示パターン修飾回路１３内のロンソ
クゲ−！・２２の構成を示す回路図、第９図は本実施例
の動作を示すタイムチャート、第１０図は従来の文字パ
ターン発生方法を説明するための図である。 　Ａ 　Ｂ 　Ｃ ラインバッファ、 ・デュアルポートメモリ、 読み出しアドレスカウンタ、 書き込みアドレスカウンタ、 ・ＣＰＩＪ、１２　　　表示コントローラ、表示パター
ン修飾回路、１４・・・・モニタ、表示メモリ、 ２１　・ Ｄフリップフロップ、 ０ジノクケ ２３　・・ Ｄフリップフロップ 文字バタ

Claims (2)

【特許請求の範囲】
1. （１）画面の各画素に対応して１画素あたり１ビットの
   文字情報を、表示文字の輪郭を示す情報として表示メモ
   リ内に記憶しておき、該表示メモリ内に記憶された文字
   情報を順次読み出し、この文字情報に基づいて表示文字
   パターンに対応するドットデータを発生して文字表示さ
   せる文字パターン発生方法において、 前記画面の表示ラインとその上のラインの各一部の画素
   に関するデータをバッファデータとして記憶するライン
   バッファを設け、 前記表示メモリから表示画素に対応する文字情報を読み
   出す過程と、 前記ラインバッファから前記表示ラインおよび上のライ
   ンに関するバッファデータを読み出す過程と、 前記表示画素に対応する文字情報と、前記各ラインに関
   するバッファデータとに一定の論理演算を施し、画素デ
   ータをつくりだす過程と 該画素データを前記ラインバッファに書き込む過程と を有することを特徴とする文字パターン発生方法。
2. （２）画面の各画素に対応して１画素あたり１ビットの
   文字情報を、表示文字の輪郭を示す情報として表示メモ
   リ内に記憶しておき、該表示メモリ内に記憶された文字
   情報を順次読み出し、この文字情報に基づいて表示文字
   パターンに対応するドットデータを発生して文字表示さ
   せる文字パターン発生方法において、 前記画面の１ライン分のｍ個の各画素について、該画素
   と直ぐ上の画素との関係を示す上バッファデータおよび
   該画素と直ぐ左隣の画素との関係を示す左バッファデー
   タを記憶するラインバッファを設け、 前記表示メモリから第ｎ番目の画素（ｎ＝１〜ｍ）に対
   応する文字情報を読み出す過程と、前記ラインバッファ
   の第ｎ番目のデータを上バッファデータとして読み出す
   過程と、 前記ラインバッファの第ｎ−１番目のデータを左バッフ
   ァデータとして読み出す過程と、前記第ｎ番目の画素に
   対応する文字情報と、上バッファデータと、左バッファ
   データとに一定の論理演算を施し、第ｎ番目の画素デー
   タをつくりだす過程と 該画素データによって画素表示する過程と、該画素デー
   タを前記ラインバッファの第ｎ−１番目のデータとして
   書き込んで前記左バッファデータを更新する過程と を有することを特徴とする文字パターン発生方法。