JPH02159979A - 共振充電回路 - Google Patents
共振充電回路Info
- Publication number
- JPH02159979A JPH02159979A JP31324288A JP31324288A JPH02159979A JP H02159979 A JPH02159979 A JP H02159979A JP 31324288 A JP31324288 A JP 31324288A JP 31324288 A JP31324288 A JP 31324288A JP H02159979 A JPH02159979 A JP H02159979A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- semiconductor switch
- reactor
- snubber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- 230000010355 oscillation Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 7
- 238000007599 discharging Methods 0.000 description 3
- 241001417534 Lutjanidae Species 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000003651 drinking water Substances 0.000 description 1
- 235000020188 drinking water Nutrition 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000003534 oscillatory effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Generation Of Surge Voltage And Current (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は加速器やレーデ等に使用される半導体のスイッ
チを利用した共振充電回路の改良に関する。
チを利用した共振充電回路の改良に関する。
に速く充電する回路t−要求されることから、従来は第
4図に示すような共振充電回路が使用されていた。第4
図において、1は直流電源、2は半導体スイッチ、3は
半導体スイッチ2がオフした時の振動防止用スナノ々抵
抗、4Vi半導体スイッチ2のオフ時の過電圧抑制用ス
ナバコンデンサ、6はりアクドル、1は充放電用コンデ
ンサ、8は放電装置である。
4図に示すような共振充電回路が使用されていた。第4
図において、1は直流電源、2は半導体スイッチ、3は
半導体スイッチ2がオフした時の振動防止用スナノ々抵
抗、4Vi半導体スイッチ2のオフ時の過電圧抑制用ス
ナバコンデンサ、6はりアクドル、1は充放電用コンデ
ンサ、8は放電装置である。
第4図において、直流電源Jの′逆圧t−E、IJアク
ドル6とコンデンサ7の値をそれぞれLとCとすると、
コンデンサ7の初期電圧vcoが00状態でスイッチ2
をオンすると式(1)に示すようにリアクトル6とコン
デンサ7とで共振して、第5図(イ)。
ドル6とコンデンサ7の値をそれぞれLとCとすると、
コンデンサ7の初期電圧vcoが00状態でスイッチ2
をオンすると式(1)に示すようにリアクトル6とコン
デンサ7とで共振して、第5図(イ)。
(ロ)に示すようにコンデンサ2の電圧vcがピークに
達した。
達した。
7・# E (1−−J?) °−(1)時
に充電電流は零になり、半導体スイッチ2がオ電される
。その後放電装置8によってコンデンサ1の電荷は放電
される。
に充電電流は零になり、半導体スイッチ2がオ電される
。その後放電装置8によってコンデンサ1の電荷は放電
される。
(発明が解決しようとする1il1題)塾かる従来の充
電回路において、半導体スイ、チ2の電流が零になり九
直後に・、半導体スイッチ2にはりカバリiIt流が流
れてやがて牛導体スイ、チ2の11流はし中断される。
電回路において、半導体スイ、チ2の電流が零になり九
直後に・、半導体スイッチ2にはりカバリiIt流が流
れてやがて牛導体スイ、チ2の11流はし中断される。
このtgがし中断された時点(1=1.)で、リアクト
ル6とスナパコンデンt4及びコンデンサ1で振動電流
が流れる。この為、半導体スィッチ2の両層′電圧は、
第5図(ハ)に示すように、1 = 1.時点で負電圧
が印加されて、そのピーク値は約2Eの電圧まで違する
。
ル6とスナパコンデンt4及びコンデンサ1で振動電流
が流れる。この為、半導体スィッチ2の両層′電圧は、
第5図(ハ)に示すように、1 = 1.時点で負電圧
が印加されて、そのピーク値は約2Eの電圧まで違する
。
ζこで、コンデンサ4の静電容量に比べ、コンデンサ2
のそれは充分大きいので、コンデンサ1の電圧は殆んど
変化しない。次に、tit、の時点で、放電装置8が動
作して、コン’y’ 7t yが急速に放電される。放
電装置118が動作した時のインピーダンスは非常に小
さく、はぼ零に近い為、こんどはりアクドル6及びスナ
バコンデンサ4で新たな撮動が発生する。
のそれは充分大きいので、コンデンサ1の電圧は殆んど
変化しない。次に、tit、の時点で、放電装置8が動
作して、コン’y’ 7t yが急速に放電される。放
電装置118が動作した時のインピーダンスは非常に小
さく、はぼ零に近い為、こんどはりアクドル6及びスナ
バコンデンサ4で新たな撮動が発生する。
jg4図において、スナバコンデンサ4の電圧が図示極
性で約2Etで充電している時に、放電装置8が動作す
ると、ステ/4コンデンサ4の電圧V は、(2)式に
示すようになり、最大値vC4waxは(3)式となル
最大で4Eまで達する。
性で約2Etで充電している時に、放電装置8が動作す
ると、ステ/4コンデンサ4の電圧V は、(2)式に
示すようになり、最大値vC4waxは(3)式となル
最大で4Eまで達する。
7゛・5ゝ0−一町′)+□
C40・・・(2)
但し、C4はスナバコンガンt4の容量嘗c4゜はスナ
バ−7デンサ4の初期電圧vc4rn、、=;g(1+
1 )+2IC−4B ・・・(3)この為、半導
体スイッチ2に印加される電圧も4Eの値となシ、半導
体スィッチ2としては高耐圧の素子の使用が必要となっ
たり、半導体スイ。
バ−7デンサ4の初期電圧vc4rn、、=;g(1+
1 )+2IC−4B ・・・(3)この為、半導
体スイッチ2に印加される電圧も4Eの値となシ、半導
体スィッチ2としては高耐圧の素子の使用が必要となっ
たり、半導体スイ。
チを直列接続して使用する場合には、[列数が増大し、
その結果、外形が大吉〈なりたり、コストが増大する問
題があり九。
その結果、外形が大吉〈なりたり、コストが増大する問
題があり九。
仁の過電圧を抑制する手段としては、スナバ抵抗3と、
リアクトルσ及びスナバコンデンサ4の回路を非振動的
回路にすれば棗いが、リアクトル6を小さくすると共振
光電時の1を流ピーク値が増大したり、スナバコンf’
7f 4の値を大きくすると高くシ返し時の損失が増大
する。一方スナパ抵抗3を大きくすると、半導体スィッ
チ21′直列で使用している場合には、ターンオン、タ
ーンオフ時の過電圧抑制効果がなくなると舊う問題点が
有るO 本発明は、かかる従来の欠点に幽み、振動電圧を抑制し
て、半導体スイッチの耐圧を低くして外形、コストを小
さくした共振光電回路を供給することを目的とする。
リアクトルσ及びスナバコンデンサ4の回路を非振動的
回路にすれば棗いが、リアクトル6を小さくすると共振
光電時の1を流ピーク値が増大したり、スナバコンf’
7f 4の値を大きくすると高くシ返し時の損失が増大
する。一方スナパ抵抗3を大きくすると、半導体スィッ
チ21′直列で使用している場合には、ターンオン、タ
ーンオフ時の過電圧抑制効果がなくなると舊う問題点が
有るO 本発明は、かかる従来の欠点に幽み、振動電圧を抑制し
て、半導体スイッチの耐圧を低くして外形、コストを小
さくした共振光電回路を供給することを目的とする。
[発明の構成コ
(課題を解決するための手R)
不発E!Aは第4図における半導体スィッチ2のオフ時
やコンf’ :/ ? 7の放電時に発生する過電圧全
抑制する為に、第1図に示すように半導体スイッチ2お
よびスナバ回路を直流゛vL源肯に、リアクトル6をコ
ンデンサ7側につながるよう装置1!換え、半導体スイ
ッチ2とリアクトル6との接続点と直流′電源のマイナ
ス点との閾にダイオード5t−接続して逆電圧をパイノ
母スした回路を具備し次ものである。
やコンf’ :/ ? 7の放電時に発生する過電圧全
抑制する為に、第1図に示すように半導体スイッチ2お
よびスナバ回路を直流゛vL源肯に、リアクトル6をコ
ンデンサ7側につながるよう装置1!換え、半導体スイ
ッチ2とリアクトル6との接続点と直流′電源のマイナ
ス点との閾にダイオード5t−接続して逆電圧をパイノ
母スした回路を具備し次ものである。
(作用)
本発明によれば、コンデンサ1の放電時のスナバコンデ
ンサ4とリアクトル6の電圧撮動の逆電圧は、ダイオー
ド5でパイノ9スされるので、半導体スイッチに力Ωわ
る過電圧を抑制することができる。
ンサ4とリアクトル6の電圧撮動の逆電圧は、ダイオー
ド5でパイノ9スされるので、半導体スイッチに力Ωわ
る過電圧を抑制することができる。
(実施匈〕
本発明の一実施例t−第1図を参照して説明する。
第1図において、第4図と同一番号は同一構成要素を示
す。第1図において従来と異なる点は半導体スィッチ2
およびスナバ抵抗3とスナバコンデンサ4が直流電源1
につながり、また、リアクトル6がコンデンサ7と接続
されている点と、逆電圧バイパス用のダイオードδが、
半導体スイッチ2およびスナバコンデンサ4とリアクト
ル6との接続点と、直流電源1のマイナス側の間に接続
されていることである。
す。第1図において従来と異なる点は半導体スィッチ2
およびスナバ抵抗3とスナバコンデンサ4が直流電源1
につながり、また、リアクトル6がコンデンサ7と接続
されている点と、逆電圧バイパス用のダイオードδが、
半導体スイッチ2およびスナバコンデンサ4とリアクト
ル6との接続点と、直流電源1のマイナス側の間に接続
されていることである。
まず、#P導体スイッチ2がオンしてコンデンサ11に
光電し、第2図に示すように充電電流が零になった時に
半導体スイッチ2がオフする・半導体スイー、チ2がオ
フした時1=1.の半導体スイッチ20両端電圧は、直
流電源1の電圧をEとし、スナバ抵抗3での損失が少な
かったとすると、従来と同様に#82図e→で示すよう
に2Eの振幅の逆電圧が印加される。
光電し、第2図に示すように充電電流が零になった時に
半導体スイッチ2がオフする・半導体スイー、チ2がオ
フした時1=1.の半導体スイッチ20両端電圧は、直
流電源1の電圧をEとし、スナバ抵抗3での損失が少な
かったとすると、従来と同様に#82図e→で示すよう
に2Eの振幅の逆電圧が印加される。
次に放電装置8によってコンデンサ1が急速に放電され
ると、従来例と同様にスナバコンデンサ4とリアクトル
6で振動回路が形成される。スナバコンデンサ4の初期
電圧1[が第2図に示す極性で2EK光電していると、
族X装置8の動作によシ、リアクトル6には3EC)’
@圧が印加されるが、之 リアクトル6の電圧が4転しようとするとダイオが、電
源電圧E以上になるとダイオード6が導通する為、牛4
体スイッチ2のi#端電圧に、正方向にEまでの電圧し
か印加されず、過電圧を抑制できる。
ると、従来例と同様にスナバコンデンサ4とリアクトル
6で振動回路が形成される。スナバコンデンサ4の初期
電圧1[が第2図に示す極性で2EK光電していると、
族X装置8の動作によシ、リアクトル6には3EC)’
@圧が印加されるが、之 リアクトル6の電圧が4転しようとするとダイオが、電
源電圧E以上になるとダイオード6が導通する為、牛4
体スイッチ2のi#端電圧に、正方向にEまでの電圧し
か印加されず、過電圧を抑制できる。
jga図は本発明の他の実施ψ1Ift示すものである
。
。
第3図においてlIgllに、第4図と同じ付号は同一
構成**1示して説8Aは省略する。第3図ではダイオ
ード5と直列に抵抗9t−接続し友ものである。314
1図においては放電装置8t−動作させ九後、リアクト
ル6に3 Eot圧が印加されて、リアクトル6に蓄わ
見られたエネルギーは放電装置81に一介してダイオー
ド5により循環するが、損失分が少ない為、リアクトル
6の電流g表時間が長くなることが有る。この為、第3
図では抵抗9によply!設時間全時間たものである。
構成**1示して説8Aは省略する。第3図ではダイオ
ード5と直列に抵抗9t−接続し友ものである。314
1図においては放電装置8t−動作させ九後、リアクト
ル6に3 Eot圧が印加されて、リアクトル6に蓄わ
見られたエネルギーは放電装置81に一介してダイオー
ド5により循環するが、損失分が少ない為、リアクトル
6の電流g表時間が長くなることが有る。この為、第3
図では抵抗9によply!設時間全時間たものである。
抵抗9で発生する電圧は半導体スイッチ2の両端電圧を
高めるが。
高めるが。
抵抗9で発磁する電圧t−電源電圧Eと同じか、それ以
下となるように抵抗9の値ts定すれば、半導体スイッ
チ2の両nAx圧は正方向で2E以下となる為、半導体
スイッチ2の耐圧ま九は直列数の増力11を抑制できる
。
下となるように抵抗9の値ts定すれば、半導体スイッ
チ2の両nAx圧は正方向で2E以下となる為、半導体
スイッチ2の耐圧ま九は直列数の増力11を抑制できる
。
[発明の効果コ
以上説明したように1本発明によれば充・放電時に発生
する過電圧を確実に抑制ができるため。
する過電圧を確実に抑制ができるため。
半導体スイッチの耐圧または直列数を増やす必要がなく
、外形、コストを小さくした共振充電回路を得ることが
できる。
、外形、コストを小さくした共振充電回路を得ることが
できる。
第1図は本発明の一実施例上水す回路図、第2図は本発
明の運転時の各部波形を示す図、第3囚は本発明の他の
実施例を示す回路図、第4図は従来の共振充電回路の回
路図、第5図は従来の運転時の波形を示す図である。 1・・・直流電源、2・・・半導体スイッチ、3・・・
スナバ抵抗、4・・・スナ・ぐコンデンサ、5・・・ダ
イオ−P。 6・・・リアクトル、7・・・コンデンサ、8・・・放
電装*。 9・・・抵抗。 第 1 図 出願人代理人 弁理士 鈴 江 武 彦第2図 図
明の運転時の各部波形を示す図、第3囚は本発明の他の
実施例を示す回路図、第4図は従来の共振充電回路の回
路図、第5図は従来の運転時の波形を示す図である。 1・・・直流電源、2・・・半導体スイッチ、3・・・
スナバ抵抗、4・・・スナ・ぐコンデンサ、5・・・ダ
イオ−P。 6・・・リアクトル、7・・・コンデンサ、8・・・放
電装*。 9・・・抵抗。 第 1 図 出願人代理人 弁理士 鈴 江 武 彦第2図 図
Claims (1)
- リアクトルと、スナバ回路を備えた半導体スイッチと、
コンデンサから成る直列回路を直流電源端子間に接続し
、前記コンデンサに並列に負荷となる放電装置を設けて
成る共振充電回路において、前記直列回路をスナバ回路
を備えた半導体スイッチと、リアクトルと、コンデンサ
の順に直列接続すると共に、前記リアクトルとコンデン
サを直列に接続した回路に並列に少なくともダイオード
を接続したことを特徴とする共振充電回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31324288A JPH02159979A (ja) | 1988-12-12 | 1988-12-12 | 共振充電回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31324288A JPH02159979A (ja) | 1988-12-12 | 1988-12-12 | 共振充電回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02159979A true JPH02159979A (ja) | 1990-06-20 |
Family
ID=18038832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31324288A Pending JPH02159979A (ja) | 1988-12-12 | 1988-12-12 | 共振充電回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02159979A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002078359A (ja) * | 2000-08-31 | 2002-03-15 | Nichicon Corp | 電源装置 |
JP2004504000A (ja) * | 2000-06-15 | 2004-02-05 | ラムダ イーエムアイ | パルス繰返し率の非常に高い電源システム及び方法 |
-
1988
- 1988-12-12 JP JP31324288A patent/JPH02159979A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004504000A (ja) * | 2000-06-15 | 2004-02-05 | ラムダ イーエムアイ | パルス繰返し率の非常に高い電源システム及び方法 |
JP2002078359A (ja) * | 2000-08-31 | 2002-03-15 | Nichicon Corp | 電源装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02159979A (ja) | 共振充電回路 | |
CA1063683A (en) | Bidirectional thyristor switch circuit | |
JP3728575B2 (ja) | 低損失スナバ回路付きスイッチング電源装置 | |
US4424558A (en) | Freely commutating chopper circuit | |
JPH01268451A (ja) | 半導体素子の過電圧抑制回路 | |
US3287662A (en) | Self-excited chopper circuit utilizing controlled rectifier having a gate turn-off characteristic | |
JPH03150075A (ja) | インバータ装置の駆動回路 | |
JP2604668B2 (ja) | スイッチング回路のスナバー回路 | |
JP4182306B2 (ja) | アクティブスナバ付フォワードコンバータ | |
JP2636330B2 (ja) | スナバ回路 | |
JPS5840916B2 (ja) | 自然転流形dc↓−dcコンバ−タ | |
SU703897A1 (ru) | Генератор пр моугольных импульсов | |
JPS591062B2 (ja) | ゲ−トタ−ンオフサイリスタのゲ−ト制御回路 | |
JPS596086B2 (ja) | 半導体スイッチング素子の電力損失低減回路 | |
JP2636299B2 (ja) | 直流放電灯用点灯装置 | |
SU1115161A1 (ru) | Устройство дл защиты инвертора | |
JPH027873A (ja) | パルス放電回路 | |
SU1129715A1 (ru) | Мультивибратор на тиристорах | |
JPS62257779A (ja) | 高電圧放電回路 | |
SU1718366A1 (ru) | Устройство дл зар дки емкостного накопител энергии | |
SU400029A1 (ru) | Прерыватель постоянного тока | |
JPH05260758A (ja) | 自己消弧形スイッチング素子のスナバ回路 | |
JPS6112471B2 (ja) | ||
JPH074069B2 (ja) | 自己消弧形スイッチング素子のスナバ回路 | |
SU570165A1 (ru) | Инвертор |